低電力設計とスリープモード

低電力設計は「止める技術」

電池で何年も動くセンサーノードも、常時給電のマイコンも、低消費電力の勘所は同じ一言に集約されます——使っていない回路をどれだけ確実に止められるか。CMOS 回路の消費電力は大きく2つに分かれます。スイッチングのたびに容量を充放電する動的電力（周波数と電圧の二乗に比例）と、トランジスタがオフでも漏れ続ける**静的電力（リーク電流）**です。動的電力はクロックを止めれば消え、リーク電力は電源そのものを断つか電圧を下げなければ消えません。スリープモードとは、この2種類の電力を段階的に削るために「どの回路を、どこまで止めるか」を定義した状態の階層に他なりません。

CMOS がなぜ静止時にほぼ電流を消費しないか、その物理は /semiconductor/ の反転層としきい値電圧の議論に、クロックを止めて動的電力を削る回路技法は /hardware-components/ のクロックゲーティングにつながります。本稿ではそれらを組込みシステムの視点で束ね、モード設計・電流見積り・復帰時間の設計判断まで通しで見ます。

スリープの階層：浅い眠りから深い眠りへ

マイコンのスリープモードは、ベンダによって名称は違えど「止める範囲が広がるほど省電力だが、失うものも増える」という一本の軸で並びます。典型的には次の3段です。

スリープは最も浅く、CPU のクロックだけをゲーティングして命令実行を止めます。周辺回路（タイマ、通信、ADC）は動き続けるため、DMA でデータを集めながら CPU だけ休ませるといった使い方ができ、復帰は割込み一発で数クロックです。ディープスリープは高速クロック源（PLL や高速水晶／RC 発振器）まで止めるため動的電力がほぼ消え、リーク電流と低速発振器の消費だけが残ります。スタンバイでは電源ドメインそのものを切り離し、リーク電流の発生源であるロジックへの給電を断ちます。ここまで来ると RAM 内容は原則失われ、復帰はほぼリセットからの再起動に近くなります。

クロックゲーティングと電源ドメイン

省電力の実装は、チップ内部の2つの制御機構に支えられています。

クロックゲーティングは、使っていないブロックへのクロック供給を論理ゲートで遮断する技法です。フリップフロップは入力が変化しなくてもクロックが来るたびに内部で電力を消費するため、クロックを止めるだけで動的電力を大きく削れます。実装では、イネーブル信号でクロックを止める際にグリッチ（ひげ状の誤パルス）が出ないよう、ラッチを挟んだ「グリッチフリー・クロックゲーティングセル」を使うのが定石です。

電源ドメイン（パワードメイン）は、チップを独立に給電・遮断できる区画に分割する考え方です。使わないドメインをパワースイッチで切り離せば、そのドメインのリーク電流をゼロにできます。ただし遮断したドメインの出力は不定値（フローティング）になるため、生きている側への信号線にはアイソレーションセルを挟んで既知の値に固定します。さらに、遮断前のレジスタ状態を復帰時に取り戻したいときは、常時給電の小領域に値を退避するリテンションフリップフロップを使います。

電源ドメインの遮断・復帰シーケンス（概念）:

  [遮断]
    1. 対象ドメインのクロックをゲーティング
    2. アイソレーションを有効化（境界信号を固定値にクランプ）
    3. リテンションが必要ならレジスタ状態を退避（保持セルへ)
    4. パワースイッチOFF（ドメインへの給電を断つ）
      → このドメインのリーク電流 ≒ 0

  [復帰]
    5. パワースイッチON → 電源が安定するまで待つ（突入電流に注意）
    6. リテンション状態を復元
    7. アイソレーション解除
    8. クロック再供給 → 通常動作へ

消費電流の見積り：平均電流がすべて

「このデバイスは電池で何年もつか」を決めるのは、アクティブ時のピーク電流ではなく、時間で加重平均した平均電流です。各モードの電流 I と滞在時間 t が分かれば、平均電流は「電荷の総和 ÷ 周期」で求まります。

平均電流の計算（周期 T のあいだの加重平均）:

  I_avg = ( Σ I_mode × t_mode ) / T

  例: 1秒周期で 10ms だけ計測・送信、残り 990ms はディープスリープ
    アクティブ  : I = 20 mA, t = 10 ms
    ディープ    : I = 5 µA,  t = 990 ms

    電荷 Q = 20mA×10ms + 5µA×990ms
           = 200 µA·s + 4.95 µA·s ≒ 205 µA·s
    I_avg  = 205 µA·s / 1 s ≒ 205 µA

  電池寿命(概算) = 電池容量[mAh] / I_avg[mA]
    例: 220 mAh コイン電池 / 0.205 mA ≒ 1073 時間 ≒ 約45日

この式が示す設計指針は明快です。アクティブ電流を下げる努力より、アクティブ時間そのものを短くし（デューティ比を下げ）、残りをできるだけ深いスリープで過ごすほうが平均電流に効きます。上の例で送信を高速化してアクティブを 10ms から 5ms に半減できれば、支配項の 200µA·s が 100µA·s に減り、平均電流はほぼ半分になります。逆にスリープ電流を 5µA から 1µA に下げても、寄与は 4.95→0.99µA·s とわずかで、全体はほとんど動きません。支配している項を見極めて削るのが鉄則です。

ウェイクアップ要因と復帰時間

スリープからの復帰は、あらかじめ有効にしたウェイクアップ要因が発火して初めて起こります。深いモードほど動いている回路が少ないため、使える要因も絞られます。

復帰時間（ウェイクアップレイテンシ）は、そのモードで「何を止めていたか」に直結します。浅いスリープはクロックが生きているので割込みから数クロックで実行を再開できますが、深いモードでは止めていた資源を立ち上げ直す時間が加わります。

復帰レイテンシを支配する主な要素（深いモードほど加算される）:

  発振器の起動時間   : 水晶発振子は安定まで数百µs〜数ms（RC発振器は速いが精度低）
  PLL の再ロック時間 : 主クロックを止めた場合、逓倍PLLの再ロックに数十µs
  レギュレータ復帰   : 低消費モードから通常出力へ戻す整定時間
  RAM/状態の復元     : リテンション復帰やフラッシュからの再ロード
  → 合計が数µs（浅い）〜 数ms（深い）まで変動

割込み駆動そのものの仕組み（ベクタ・優先度・コンテキスト退避）は /hardware-components/ の割込み・例外処理、OS を載せる場合の省電力スケジューリング（アイドルループでの WFI 発行やティックレス動作）は /os/ のスケジューラ側とも密接に関わります。ハードとソフトの両輪で「止める」設計を組むのが、実務の低電力設計です。

まとめ

• 消費電力は**動的電力（クロックで発生）と静的電力＝リーク（給電中は流れ続ける）**に分かれ、スリープモードは両者を段階的に削る状態階層である。クロックゲーティングは動的電力を、電源ドメイン遮断（パワーゲーティング）はリーク電力を消す。
• スリープ→ディープスリープ→スタンバイと深くなるほど止める回路が増えて省電力になるが、保持される状態が減り、復帰も遅くなる。アイソレーションセルとリテンションフリップフロップ、正しい遮断・復帰シーケンスが安全な省電力の前提。
• 電池寿命はピークでなく平均電流で決まる。各モードの電流×滞在時間の加重平均を取り、**支配項（多くはアクティブ時間）**を削る。デューティ比を下げるのが最も効く。
• 復帰は有効化したウェイクアップ要因（GPIO・RTC・ウォッチドッグ等）で起こり、復帰時間は発振器起動・PLL 再ロック・レギュレータ整定・状態復元が支配する。頻繁に起きる用途では、深いスリープが逆に損になる損益分岐点を見極める。