コレクション 01
半導体の種類(3)
ロジック半導体
演算・制御用チップ
CPU、GPU、SoC、コントローラのように演算・制御を担当する半導体。性能競争が激しく、先端プロセス、設計力、ソフトウェアエコシステムが競争力になる。
メモリ半導体
記憶用チップ
DRAM や NAND フラッシュなど、データを保持する半導体。需要は PC・スマホ・サーバ・AI・ストレージに広く連動し、価格は需給サイクルの影響を受けやすい。
アナログ / パワー半導体
電力・信号制御チップ
現実世界の電圧・電流・温度・音・光を扱う半導体。電源 IC、パワー MOSFET、IGBT、SiC/GaN などがあり、EV、産業機器、電源装置で重要性が高い。
| 項目 | ロジック半導体 | メモリ半導体 | アナログ / パワー半導体 |
|---|---|---|---|
| 役割 | CPU・GPU・SoC など、計算と制御を担う | DRAM・NAND など、データを保存する | 電源変換、モーター制御、センサー信号処理を担う |
| 見る指標 | プロセス世代 / トランジスタ数 / 消費電力 / 面積 | 容量 / 帯域 / レイテンシ / ビット単価 / 耐久性 | 耐圧 / 効率 / 発熱 / ノイズ / 信頼性 |
| ボトルネック | 微細化コスト・設計難度・消費電力 | 市況変動・微細化・積層数・歩留まり | 熱設計・信頼性・車載/産業品質 |
| 代表用途 | PC・サーバ CPU | PC・サーバメモリ | EV インバータ・充電器 |
コレクション 03
製造・後工程(2)
半導体製造装置
前工程装置
ウェハ上に回路を形成するための装置群。露光、成膜、エッチング、洗浄、検査などに分かれ、先端プロセスでは EUV 露光装置や高精度検査が不可欠になる。
パッケージング / OSAT
後工程・組立/検査
前工程で作られたチップを切り出し、基板に接続し、保護・放熱・検査する工程。AI チップでは HBM とロジックを近接配置する先端パッケージングが重要になっている。
| 項目 | 半導体製造装置 | パッケージング / OSAT |
|---|---|---|
| 役割 | 露光・成膜・エッチング・検査など製造工程を担う | チップを基板へ接続し、保護・放熱・検査を行う |
| 見る指標 | 解像度 / スループット / 欠陥率 / 稼働率 | I/O 密度 / 放熱 / 歩留まり / テスト時間 |
| ボトルネック | 装置供給・プロセス統合・保守 | 高密度実装・熱・テストコスト |
| 代表用途 | 半導体前工程ライン | AI GPU + HBM |
解説記事
原理・深掘り（上級）
デバイス物理・製造プロセス・微細化の原理を、図解と式でわかりやすく。
2次元材料チャネル（MoS2・TMD トランジスタ)
シリコン微細化の次を担う原子層チャネルの強みと壁が原理から分かります。なぜ極短チャネルでも静電制御を保てるのか、そしてコンタクト抵抗・成膜・移動度がなぜ実用化を阻むのかを一枚で整理。
ADC/DACの原理と方式系統（SAR・ΔΣ・パイプライン）
なぜ高速ADCはフラッシュやパイプライン、高分解能ADCはΔΣと住み分けるのか。量子化雑音・オーバーサンプリング・ノイズシェーピングという3つの原理から、各方式の速度・分解能・電力のトレードオフが一枚で腑に落ちます。
ATEとウェハテスト・ファイナルテスト
なぜ完成チップでも一個ずつ電気試験するのかを原理から理解できます。ATEがウェハソートからファイナルテスト・スピードビニングまで良否と性能をどう選別し、テスト時間と歩留まりをどう決めるかを一気に押さえられます。
CFET（相補FET）と次世代トランジスタ
なぜnFETとpFETを縦に重ねるとセル面積が半分になるのかが原理から分かります。CFETの構造・配線・熱の課題と、GAAの先の微細化路線まで一気に押さえられます。
CMOS インバータと相補動作・スイッチング
なぜ CMOS は静的にほとんど電力を食わないのか、その相補動作の原理が腑に落ちます。VTC・貫通電流・遅延まで、論理ゲートの土台を一気に押さえられます。
DFM/DRCとデザインルール・OPC連携
なぜ設計ルールを満たしたレイアウトでも歩留まりが落ちるのかが原理で分かります。DRCの硬い制約とDFMの確率的最適化、OPC・マルチパターニングとの連携を一気に押さえられます。
DFT・スキャンチェーンとBIST
製造後のチップに潜む故障を、なぜ少ないテストパターンで高い割合まで検出できるのか。スキャンチェーン・ATPG・テスト圧縮・BISTの原理と、カバレッジとテストコストの綱引きが原理から分かります。
DRAM セルの動作原理（1T1C・リフレッシュ）
なぜ DRAM は電源を切ると忘れ、定期的にリフレッシュが要るのか。1個のキャパシタに溜めた微小電荷を、トランジスタ1個とセンスアンプで読み書きする巧妙な仕組みが腑に落ちます。
DRAMセンスアンプとビット線アーキテクチャ
なぜ数十ミリボルトの微小信号から DRAM が確実に1ビットを読めるのか。電荷再分配・差動増幅・破壊読み出しとリストアの連鎖が、ビット線アーキテクチャの設計判断ごと腑に落ちます。
ESD保護とラッチアップの設計
指で触れた静電気でチップが一瞬で死ぬ理由と、それを逃がすESD保護素子・電源を焼くラッチアップの暴走を、寄生素子の動作原理から押さえ実装対策まで分かります。
EUV リソグラフィの原理と難しさ
なぜ最先端チップに波長13.5nmの極端紫外線が必須なのかが原理から分かります。反射光学・真空・Snプラズマ光源という三重の難しさと、確率的欠陥の正体まで一気に押さえられます。
FinFET と GAA（ゲートオールアラウンド）の原理
なぜ最新チップのトランジスタが3次元構造なのかが原理から分かります。ゲートでチャネルを囲む静電制御の考え方と、FinFETからGAAナノシートへ進んだ必然を一気に押さえられます。
HBMと広帯域メモリインターフェース
なぜ HBM は遅いクロックなのに桁違いの帯域を叩き出せるのか。1024ビット級の超ワイド I/O を低速で並列に動かす原理と、熱・コスト・容量の制約が原理から腑に落ちます。
IGBT とパワーデバイスの系統図
ダイオード・MOSFET・IGBT・SiC/GaNを耐圧・電流・周波数・損失の4軸で1枚に整理。どの用途にどれを選ぶかが原理から掴めます。
MEMSとセンサデバイスの製造原理
スマホの加速度計やマイクが「動く部品」を半導体プロセスで作れる理由が原理から分かります。犠牲層エッチで可動構造を浮かせる仕組み、スティクション対策、容量検出センサの動作までまとめて押さえられます。
MOSFET スケーリング則（Dennard スケーリング）
なぜ昔のCPUは微細化するだけで速く省電力になり、ある時点で急に頭打ちになったのかが原理から分かります。Dennardスケーリングの数式とその崩壊理由を一気に押さえられます。
MOSFET の動作原理（反転層・しきい値電圧）
ゲート電圧が半導体表面に反転層を作る仕組みから、しきい値電圧と I-V 特性、ボディ効果までを電界とキャリアの物理として一気に理解できます。
MOSFETの高度モデル（しきい値以下・EKV/BSIM）
教科書の二乗則だけでは回路が合わない理由が分かります。サブスレッショルドの指数則とスロープ係数n、EKVの反転係数、BSIMの階層、シミュレータが連続性を保つ仕掛けまでを原理から整理。
NAND フラッシュの原理（フローティングゲート・3D 積層）
電源を切ってもデータが消えない仕組みを原理から理解できます。電荷を閉じ込めて記憶するセル構造、SLCからQLCへの多値化、そして平面の限界を破った3D積層までを一本で押さえられます。
NANDの誤り訂正とウェアレベリング（FTL）
壊れやすいNANDが数年使えるSSDになる仕組みを原理から理解できます。多値セルの読み誤りをLDPCで訂正し、寿命の偏りをFTLとウェアレベリングで均し、ガベージコレクションとライトアンプの関係まで一本で押さえられます。
PLLとクロック生成（位相同期・VCO）
数十MHzの水晶からGHz級のクロックをどう作るのか、その仕組みが原理から分かります。位相比較からVCO・分周・フラクショナルNまで、ループ帯域とジッタの勘所まで一気に押さえられます。
pn 接合とダイオードの動作原理
なぜ電流が一方向にしか流れないのかを、空乏層と内蔵電位というたった一つの仕組みから原理で理解できます。MOSFET やパワーデバイスを支える pn 接合の本質を一気に押さえられます。
RF CMOSとミリ波回路の課題
なぜミリ波で CMOS が苦しむのかを原理から押さえられます。LNA の雑音指数・ミキサ・PA の効率を fT/fmax・整合・安定性で読み解き、寄生・配線損失・基板損失・低 Q への対処まで腑に落ちます。
SOI（埋め込み酸化膜）とFD-SOIの原理
なぜ薄い酸化膜の上にトランジスタを作ると低消費電力で高速になるのかが原理から分かります。BOXによる基板分離・キンク効果・FD-SOIのバックバイアス制御まで一気に押さえられます。
SRAM セルの原理（6T・ビットセル安定性）
なぜ SRAM は速くてリフレッシュ不要なのに容量を増やしにくいのか。6トランジスタの双安定ラッチと SNM の仕組みから、キャッシュ容量が縛られる本当の理由が腑に落ちます。
TSVと3D集積の電気・熱・機械応力
なぜ3D積層は帯域密度を稼げる一方で熱と応力に苦しむのか、その因果が原理から分かります。TSV形成・KOZ・ハイブリッドボンディングを電気/熱/機械の三軸で押さえられます。
アナログ/デジタル設計トレードオフの系統図
微細化がデジタルには追い風・アナログには逆風になる理由が一枚で腑に落ちます。面積・電力・設計生産性の3軸で両者の利害を対比し、なぜ1チップに混載（ミックスドシグナル）するのかまで整理します。
アンチヒューズ・OTPとオンチップトリミング
製造ばらつきで狂った基準電圧やしきい値を、出荷時にチップ自身が補正できる理由が腑に落ちます。ヒューズ・アンチヒューズ・OTPの仕組みと、冗長救済やチップID・鍵生成への応用を一気に押さえられます。
イメージセンサ（CMOSピクセル・裏面照射）
スマホやカメラの画質を決める CMOS センサが、なぜ暗所に強くなったのかを原理から理解できます。4T 画素の相関二重サンプリングから、裏面照射・積層構造による感度向上まで一気に押さえられます。
インメモリコンピューティングとアナログ演算
なぜメモリの中で掛け算が一瞬で終わるのか。クロスバーがオームの法則と電流加算で積和を物理的に解き、データ移動というAI計算の最大ボトルネックを消す原理と、ADC精度の壁までが腑に落ちます。
インラインメトロロジと欠陥検査（OCD・CD-SEM・E-beam）
なぜ最先端ファブが「測りながら作る」のかを原理から理解できます。OCD・CD-SEM・E-beam検査が寸法と欠陥をどう捉え、歩留まり改善ループを回すかを一気に押さえられます。
ウェハ製造前工程のフロー（成膜→リソ→エッチ→ドープ）
チップは1枚の絵を一度に描くのではなく、薄い層を何百回も積み重ねて立体を彫り上げます。成膜・露光・エッチ・ドープが1サイクルで何をするか、原理から順に追えます。
エッチングと成膜の原理（ドライエッチ・CVD/ALD）
リソで写した像を実体に変えるのが成膜とエッチです。プラズマで縦に掘る異方性の仕組みと、CVD/PVD/ALDの違い、先端ノードでALDの原子層制御が要る理由まで原理から押さえられます。
オーバーレイ・アライメントと露光精度
層がほんの数nmずれるだけで配線が外れチップが死ぬ理由が原理から分かります。アライメントマーク計測から高次格子補正、EUVで逼迫するオーバーレイ予算までを一気に押さえられます。
オペアンプの設計（利得・帯域・位相余裕）
発振せず狙った精度で増幅するオペアンプの作り方が腑に落ちます。二段構成の利得・帯域・スルーレート・PSRR が、ミラー補償と位相余裕という一本の鎖でつながる感覚がつかめます。
オンチップクロック分配とスキュー（H木・メッシュ）
なぜGHz級のクロックをチップ全域へ揃えて配るのが難しいのかが原理から分かります。H木・メッシュ・スパインの方式比較、挿入遅延・スキュー・ジッタの定義、クロックゲーティングとCTSまで体系的に押さえられます。
オンチップ受動素子（インダクタ・MOMキャパシタ）
RFやアナログで「なぜ受動素子が面積を食うのか」が腑に落ちます。スパイラルインダクタのQ値と自己共振、MOM/MIMキャパシタの容量密度と寄生、抵抗素子の制約まで一気に押さえられます。
オンチップ熱とサーマルマネジメント
チップが熱で性能を落とす理由を、接合温度・熱抵抗ネットワーク・熱流束密度から原理で押さえ、サーマルスロットリングと3D積層の放熱設計まで一気に分かります。
カレントミラーと差動対（アナログ基本構成）
オペアンプが「なぜあの形なのか」が腑に落ちます。電流を複製するカレントミラーと、差を増幅し同相を捨てる差動対、そしてミスマッチという落とし穴まで一気に押さえられます。
キャリア輸送の物理（移動度・ドリフト・拡散）
なぜトランジスタの電流があの式になるのかを、ドリフトと拡散というたった2つの輸送機構から原理で理解できます。移動度・散乱・アインシュタイン関係まで、デバイス電流の起点を一気に押さえられます。
ゲート酸化膜と high-k・メタルゲート
なぜ45nm世代でゲート絶縁膜の材料が一新されたのかが原理から分かります。SiO2薄膜化が招くトンネルリーク限界と、high-k・メタルゲートでそれを断ち切る仕組みを一気に押さえられます。
しきい値電圧のばらつき（RDF・LER・統計変動）
同じ設計の隣り合うトランジスタでVthがなぜ揃わないのかが原理から分かります。RDF・LER・仕事関数粒界の3要因とPelgrom則、SRAM安定性への波及まで統計物理で整理。
シリコンフォトニクスと光電融合
なぜ電気配線の帯域・電力・距離の壁を光が破れるのかが原理から分かります。導波路・変調器・受光器をシリコンに集積する仕組みと、ハイブリッドレーザ・CPOまで一気に押さえられます。
スタンダードセルライブラリと物理設計の基盤
なぜ合成や配置配線がトランジスタ寸法を意識せずに済むのかが原理から分かります。トラック高・ピン配置・ドライブ強度・特性化(.lib)が設計と製造をどう橋渡しするかを一気に押さえられます。
ダイナミック/スタティック消費電力とパワーウォール
最新チップが全コアを全速で回せない理由を消費電力の式から理解できます。動的電力とリークの分解、パワーウォール、DVFS の判断まで一気に押さえられます。
チップレットとダイ間インターコネクト（UCIe）
なぜ大ダイを割るのか、その代わりにダイ間配線で何を払うのかが帯域・遅延・電力の数字で腑に落ちます。UCIe が果たす役割まで原理から押さえられます。
デジタル設計フロー（RTL→合成→配置配線→GDSII）
数億トランジスタのチップが、なぜ人手で配線せずに作れるのか。RTLから合成・配置配線・サインオフ・テープアウトまで、EDAが何を自動化しているかを工程順に追えます。
ドーピングとイオン注入（pn 接合の作り方）
ただのシリコンが、なぜ電気を一方向にだけ通すダイオードになるのか。不純物を打ち込み熱で活性化し、pn 接合という電気的な弁を作り込む原理が腹落ちします。
トランジスタ構造の進化系統図（プレーナ→FinFET→GAA）
プレーナからFinFET、GAAナノシート、CFETまでの構造の派生を一本の系統樹として整理できます。すべては「ゲートでチャネルをどれだけ包むか」という静電制御の強化で説明できます。
トンネルFETと急峻スロープデバイス
なぜ電源電圧をもう下げられないのかが原理から分かります。室温60mV/decの熱的限界をTFETやNCFETで破り、低電圧・低リークを狙う仕組みと実用の壁を一気に押さえられます。
ノイズの物理（熱雑音・1/f・ショット雑音）
アンプの SNR や受信機の雑音指数がどこで律速されるのか、その根を物理から押さえられます。熱雑音・1/f・ショット雑音の起源とスペクトルを理解し、チョッパや相関二重サンプリングで何が消せるかまで腑に落ちます。
バーンインと信頼性スクリーニング（バスタブ曲線）
なぜ良品でも出荷前に高温通電で「焼く」のかを、初期故障を加速して除くバーンインの原理から押さえられます。バスタブ曲線・FIT率・アレニウス加速・DPPM管理まで一気に分かります。
ハイブリッドボンディングと微細バンプの系統
なぜ接合ピッチが100µmから1µmへ縮み続けたのか、その系統が年代と分岐で腑に落ちます。はんだバンプ・マイクロバンプ・Cu-Cu直接接合の利得と限界を帯域・熱の視点で押さえられます。
バックサイド給電（PowerVia・BSPDN）
電源配線をウェハ裏面へ移すと、IRドロップと配線混雑が同時に解ける理由が原理から分かります。ナノTSV・裏面研磨の課題とPowerViaの位置づけまで一気に押さえられます。
パワー集積回路と高圧プロセス（BCD・LDMOS）
1チップで制御と高圧駆動をこなすパワーICがなぜ可能かが原理で分かります。BCDの三役同居、LDMOSの耐圧とオン抵抗のトレードオフ、SOAの読み方まで一気に押さえられます。
パワー半導体とワイドバンドギャップ（SiC・GaN）の原理
EV インバータや高効率電源がなぜ SiC・GaN で小型・高効率になるのかが原理で分かります。バンドギャップと絶縁破壊電界がスイッチング損失をどう下げるかを一気に押さえられます。
バンドギャップリファレンスとアナログ基準回路
温度が変わっても揺るがない約1.2Vの基準電圧が、なぜ作れるのかが腑に落ちます。CTAT と PTAT の打ち消し合いから曲率補正・低電圧型まで、アナログ設計の土台を一気に押さえられます。
バンド理論とキャリア（電子・正孔・フェルミ準位）
なぜシリコンが導体でも絶縁体でもなく「半導体」なのかが原理から分かります。バンドギャップ、正孔、フェルミ準位とドーピングまで、全デバイスの土台を一気に押さえられます。
フォトリソグラフィの原理（解像度と数値開口）
微細パターンが光で焼ける仕組みが原理から分かります。レジスト・露光・現像の流れと、CD=k1·λ/NA が解像度を決める理由、k1低減の打ち手まで一気に押さえられます。
プラズマエッチングの物理（イオン・ラジカル・選択比）
なぜRIEは横を削らず縦にだけ掘れるのかが原理から分かります。イオンとラジカルの分業、側壁パッシベーションによる異方性、選択比、ARDEやボーイングといった形状崩れの機構まで一気に押さえられます。
プロセスノード名の実態（nm 表記とスケーリング指標）
なぜ「3nm」がチップ上のどの寸法とも一致しないのかが原理から分かります。ノード名をマーケティング名として正しく扱い、密度・ピッチで世代を比較する読み方を一気に身につけられます。
プロセスばらつきとコーナー（PVT・統計設計）
同じ設計でも歩留まりが割れる理由が原理で分かります。グローバル／ローカルばらつきをSS/FF/TTコーナーとPVTで扱い、SSTAとモンテカルロでマージンと歩留まりを両立する考え方を整理。
ホットキャリア注入と劣化の物理
回路が数年で徐々に遅くなる原因のひとつHCIを原理から押さえられます。高電界で加速したキャリアがゲート絶縁膜を傷める機構と、NBTI/TDDBとの違い、設計マージンの取り方まで一気に分かります。
ムーアの法則とスケーリングの歴史（タイムライン）
半導体の50年を1本のタイムラインで俯瞰できます。トランジスタ数の指数成長、Dennard崩壊、マルチコア転換、微細化ノードの推移が原理レベルでつながり、なぜ各転換点が必然だったかを一気に把握できます。
メモリ階層と新型メモリの系統図
SRAM・DRAM・NAND・HBM から MRAM・ReRAM・PCM まで、揮発性と速度とコストと原理という4軸で1枚の系統図に整理できます。新型メモリが狙う空白も一目で掴めます。
レチクル・マスク製造とフォトマスク欠陥
マスク上の1個の欠陥がなぜチップ全面に焼き付くのかが原理から分かります。電子線描画・位相シフト・ペリクル・4倍縮小転写と検査修正を束ねて、リソの上流品質を一気に押さえられます。
化学機械研磨（CMP）の原理と平坦化
なぜ多層配線には研磨でウェハを鏡のように平らにする工程が不可欠なのかが原理から分かります。スラリの化学とパッドの機械作用、ディッシング・エロージョン、ダミーフィルまで押さえられます。
解像度向上テクニック（OPC・位相シフト・マルチパターニング）
波長より細い線がなぜ描けるのかが原理から分かります。OPC・位相シフトマスク・SADP/SAQP・計算リソグラフィを束ねて、k1=0.25の物理限界に迫る打ち手が一気に整理できます。
確率的欠陥とEUVショットノイズ
なぜEUVでは設計通りに描いても穴が開かず線が切れるのかが原理で分かります。光子数のポアソン揺らぎから感度・解像度・LWRのトレードオフまで一気に押さえられます。
結晶成長とエピタキシ（CZ・FZ・選択エピ）
なぜチップの土台が「巨大な1個の結晶」でなければならないのか。インゴットを引き上げるCZ法から、性能を底上げするSiGe選択エピまで、結晶を欠陥なく積む工学が腹落ちします。
原子層エッチング（ALE）と先端パターン形成
なぜ1原子層ずつ削る必要があるのかが原理から分かります。表面改質と除去を分けた自己制御サイクル、ALEウィンドウ、GAAリリースやEUV後の極微細加工で異方性・選択比・低ダメージが両立する仕組みまで押さえられます。
高速SerDesと等化（チャネル損失・PAM4）
なぜ数十Gbpsのシリアル伝送が損失だらけの基板でも成立するのかが原理から分かります。FFE/CTLE/DFEの等化、NRZとPAM4、アイダイヤグラム、CDRとビット誤り率まで一気に押さえられます。
信頼性の物理（エレクトロマイグレーション・NBTI・TDDB）
チップが出荷時は動くのに数年で壊れる理由を、配線・トランジスタ・絶縁膜の3つの経年劣化から原理で押さえ、寿命見積もりと設計マージンの考え方まで一気に分かります。
静的タイミング解析（STA）とセットアップ・ホールド
なぜ入力パターンを1本も流さずに回路の全タイミングを保証できるのか、その仕組みが原理から分かります。セットアップ/ホールド制約、スラック、クロック不確かさまで一気に押さえられます。
設計検証（形式検証・等価性チェック・UVM）
なぜテープアウト前にバグを潰し切れるのか。等価性チェック・形式プロパティ検証・カバレッジ駆動のUVMが、シミュレーションの穴をどう埋めて網羅性を作るかが原理から分かります。
先端パッケージングの原理（2.5D/3D・チップレット）
なぜ大きな1チップではなく小片を並べて貼り合わせるのか、その合理性が原理から分かります。インターポーザ・TSV・チップレットの利得を歩留まりとコストの視点で押さえられます。
速度飽和とベロシティオーバーシュート
短チャネルのドレイン電流がなぜ電圧の二乗でなく一次で増えるのかが原理から分かります。臨界電界・速度飽和・オーバーシュート・準バリスティック輸送を一本でつなぎます。
短チャネル効果とリーク電流（DIBL・サブスレッショルド）
微細化で待機電力が増え続ける理由が原理から分かります。DIBL・しきい値ロールオフ・サブスレッショルド・ゲートリークの4漏れを一枚で整理。
電源網（PDN）とIRドロップ・デカップリング
なぜ電源を「ただ配ればいい」では済まないのかが原理から分かります。配線抵抗が生むIRドロップ、di/dtが生むLdi/dtノイズ、それをデカップリング容量とターゲットインピーダンスで抑える設計の勘所まで一気に押さえられます。
熱酸化とゲート界面の品質
なぜゲート酸化膜は厚くなるほど成長が遅くなり、なぜ界面の数原子層が素子の良否を決めるのか。Deal-Groveモデルから界面準位・水素パッシベーションまで原理で腹落ちします。
配線エレクトロマイグレーションとBEOLの限界
微細化で配線が断線する真因が原理から分かります。電流密度が金属原子を運ぶEMの仕組み、Blackの式、ブレッヒ長、そして先端ノードでCu/Co/Ruを選び分ける理由まで一気に押さえられます。
配線材料の系統（Al→Cu→Co/Ru）と抵抗率限界
なぜ先端チップの配線がアルミから銅、さらにコバルトやルテニウムへ替わるのかが原理から分かります。表面・粒界散乱で抵抗率が寸法依存で上がる理由と、年代ごとの分岐まで一気に押さえられます。
配線遅延と RC 寄生（BEOL・低誘電率/銅配線）
なぜ最新チップの性能ボトルネックがトランジスタではなく配線に移ったのかが原理から分かります。RC遅延の式、銅と低誘電率膜、多層配線の階層構造まで一気に押さえられます。
配置配線（Place & Route）の原理とアルゴリズム
数億セルを人手で並べずに済むのはなぜか。解析配置・グローバル／詳細配線・タイミング収束を、最適化問題とルーティンググラフのアルゴリズムとして読み解けます。
半導体製造装置の系統と微細化の駆動力
微細化を進めたのは装置だったと分かります。露光・エッチ・成膜・CMP・注入・検査の各カテゴリがどう進化し、世代ごとにどの装置がボトルネックを動かしたかを年代と系統で一気に俯瞰できます。
不揮発メモリの物理（MRAM・ReRAM・PCM）
電源を切っても消えず、しかも高速・高耐久を狙う新型不揮発メモリの正体を原理から理解できます。磁化反転・フィラメント・相変化という三つのまったく異なる記録物理を、スイッチング機構と耐久性で横並びに比較します。
歩留まりと欠陥密度（Murphy モデル・コスト構造）
なぜ巨大なAIチップは1個あたりの値段が跳ね上がるのかを、欠陥密度とダイ面積から原理で説明できます。歩留まりの見積もり式とコスト構造を一気に押さえられます。
歩留まり学習とプロセスコントロール（SPC・APC）
新プロセスの歩留まりがなぜ短期間で立ち上がるのかを原理から理解できます。SPC管理図とラン・ツー・ラン制御、パレート分析・空間シグネチャによる欠陥源特定の回し方を一気に押さえられます。
放射線影響とソフトエラー（SEU・SER）
宇宙線や微量放射線でメモリのビットが化ける理由を原理から理解できます。電荷収集と臨界電荷の関係、SEU・マルチビット反転の機構、ECC・冗長・SOIによるソフトエラー率対策まで一本で押さえられます。
論理合成と最適化（テクノロジマッピング）
なぜ人手でゲートを並べずにRTLからネットリストが生まれるのか、その仕組みが原理から分かります。ブール最適化・テクノロジマッピング・リタイミングが面積/遅延/電力をどう削るかまで一気に押さえられます。
歪みシリコンとモビリティ強化
微細化が頭打ちでも電流を増やせる仕組みが原理から分かります。結晶格子をわざと歪ませてバンド構造を変え、電子と正孔の移動度を高める歪みシリコンの効きどころを押さえられます。