アンチヒューズ・OTPとオンチップトリミング

なぜ「製造後に値を書き換える」仕組みが要るのか

半導体の素子値は、設計どおりには作れません。抵抗の絶対値は数パーセント、しきい値電圧 Vth はミリボルト単位、配線遅延はプロセスコーナーで容易に二割動きます。バンドギャップ基準が約 1.2V を狙っても、抵抗とオフセットのばらつきで個体ごとに数十 mV ずれる。発振器の周波数も、無調整では規格幅に収まりません。設計時にいくらマージンを積んでも、この製造ばらつきの絶対値オフセットだけは回路の工夫で消し切れない成分が残ります。

ここで効くのが、ウェハテストで各チップを実測し、その個体専用の補正コードを焼き込むというアプローチです。測って、ずれを数値化して、不揮発に記録する。記録媒体として古くから使われてきたのがヒューズ（fuse）であり、その対概念のアンチヒューズ（antifuse）、そしてそれらを束ねた OTP（One-Time Programmable）メモリです。一度書けば電源を切っても消えない不揮発性と、原則として書き換えられない一回性が、トリミングや救済アドレスの保管に都合よく合致します。

ヒューズ・アンチヒューズ・OTP ── 物理の違い

書き込みの物理は大きく二系統です。断線型は最初に導通している経路を切る。結線型は最初に絶縁されている経路を導通させる。動作の向きが逆なので、信頼性の弱点も逆になります。

レーザヒューズは確実だがレーザ装置でウェハ表面を直接撃つため、パッケージ後やフィールドでは焼けません。eFuse はこれをオンチップ化したもので、ポリシリコンや金属の細線に規定以上の電流を流し、エレクトロマイグレーションで断線させます。出荷後やシステム内でも焼けるのが利点ですが、断線が中途半端だと抵抗値が経時で変動する「リヒーリング（再結合）」が信頼性の懸念になります。電気的特性が時間とともに動く背景は /semiconductor/reliability-physics/ の摩耗故障の枠組みで理解できます。

アンチヒューズは逆に、薄い誘電体（ゲート酸化膜や専用の ONO 膜など）へ高電圧をかけて絶縁破壊し、破壊後の導電フィラメントで永久に導通させます。書いていないビットが高抵抗＝絶縁という初期状態なので、書き込み済みビットの方が物理的に頑健で、外部から非破壊で読み出して状態を推定しにくいという、セキュリティ上有利な性質を持ちます。

トリミングのアルゴリズム ── 測ってコードを焼く

トリミングは「アナログ量を、離散的なヒューズビット列で微調整する」操作です。典型的な対象は、基準電圧・基準電流・発振周波数・コンパレータのオフセット・遅延線の段数などです。流れは概ね次のようになります。

オンチップトリミングの基本手順:
  1. ウェハテストで対象量を実測（例: VREF を測る）
  2. 目標値との差を計算し、補正コードへ写像
       code = round( (VREF_target - VREF_meas) / VREF_step )
  3. 抵抗ラダー/電流DACの分岐をコードで選択（焼く前にプローブで検証）
  4. 確定したコードを eFuse/アンチヒューズ列へプログラム
  5. 焼いた値を読み戻し、ベリファイ（ECC やパリティで保護）

物理的な調整は、たいていバイナリ重み付けの抵抗トリムや電流トリムで行います。たとえば 5 ビットのトリムなら 32 段階、最小ステップ（LSB）が VREF を 1mV 動かすなら ±16mV の範囲を 1mV 刻みで補正できる、といった具合です。バンドギャップ基準の絶対値ずれを抵抗トリムで追い込むのは定番で、/semiconductor/bandgap-reference/ で触れた出荷時トリミングの実体がこれです。重要なのは、トリムは離散だという点で、刻みより細かい誤差は原理的に残ります。

冗長救済 ── メモリの歩留まりを救う最大の応用

ヒューズの最も金額的に効く用途は、メモリの**冗長救済（redundancy repair）です。DRAM や SRAM は配列が巨大なので、ビット欠陥がゼロのチップはほぼ作れません。そこで配列にあらかじめ予備の行・列（スペアロウ／スペアカラム）**を作り込み、テストで見つかった不良アドレスを予備に振り替えます。この「不良アドレス → 予備アドレス」の対応表を焼くのがヒューズの役目です。

ロウ冗長救済の流れ:
  ・テストで不良行アドレス(例: row=0x14A)を検出
  ・そのアドレスをヒューズに焼き込む
  ・アクセス時、入力アドレスをヒューズ値と比較
       if (addr == fused_bad_addr) → 予備行へリダイレクト
       else                        → 通常行へアクセス
  ・1個の不良で1チップ廃棄せず、予備で救って良品化

この仕組みがあるかないかで、欠陥密度に対する歩留まりが劇的に変わります。素のビット欠陥をそのまま不良とすると歩留まりは /semiconductor/yield-defect-density/ のモデルどおり急落しますが、冗長救済は「ある密度までの欠陥を吸収する」ので、実効的な歩留まり曲線を持ち上げます。メモリ製品の歩留まりは、配列設計と同じくらい救済アルゴリズムとヒューズ容量で決まる、と言ってよいほどです。メモリ階層全体での位置づけは /semiconductor/memory-types-taxonomy/ も参照してください。

チップID・セキュリティ鍵への応用 ── ヒューズと PUF の分岐

同じヒューズ／OTP 技術は、個体を一意に識別する ID や暗号鍵・キャリブレーション秘密値の保管にも使われます。製造時に乱数を焼けば、その値はチップ固有で不揮発に残り、出荷後は読むだけ。トレーサビリティ、機能の有効化（ヒューズで機能をロックダウン）、暗号鍵のルートオブトラストなどが用途です。

ただしヒューズに鍵を焼く方式には弱点もあります。焼かれたビットは原理的に固定値であり、十分な手間をかければ物理解析で読み取られ得る。そこで近年は、**PUF（Physically Unclonable Function、物理複製困難関数）**という別の発想が併用されます。PUF は値を焼かず、SRAM の電源投入時の初期値や、配線遅延の競争、トランジスタの Vth ばらつきなど、製造ばらつきそのものを鍵として読み出します。

PUF の鍵は同じチップでも温度や電源で数ビット揺れるため、**誤り訂正（ヘルパーデータと ECC）**で安定化してから使います。揺れの源泉は SRAM の双安定回路の対称性ずれや遅延ばらつきで、その物理は /semiconductor/sram-cell/ や /semiconductor/device-noise-physics/ の素子レベルのランダム性に根ざしています。ヒューズが「決めた値を確実に保つ」のに対し、PUF は「決めていない値を確実に再現する」という、補完的な思想です。

まとめ

• ヒューズ（断線）／アンチヒューズ（結線）／OTP は、設計では消せない製造ばらつきの絶対値オフセットを、出荷時に不揮発・一回性で記録して補正する受け皿。レーザはウェハ上限定、eFuse とアンチヒューズはオンチップで焼ける。
• トリミングは、実測値を補正コードへ写像してバイナリ重み付け抵抗・電流で離散調整し、VREF・基準電流・発振周波数・遅延を規格内へ追い込む。刻みより細かい残差は原理的に残るため、レンジとステップをビット数で設計する。
• 冗長救済はヒューズ最大の金額的応用で、不良行列アドレスを予備へ振り替える対応表を焼き、欠陥密度に対する歩留まりを大きく持ち上げる。救済力はヒューズ容量とテスト時間に縛られる。
• チップID・鍵にも同技術が使われ、アンチヒューズ系は痕跡が残りにくく有利。焼く方式と、ばらつきそのものを鍵にする PUF は、再現性と複製耐性のトレードオフが逆で、補完的に併用される。
• 背景は /semiconductor/bandgap-reference/、/semiconductor/yield-defect-density/、/semiconductor/threshold-voltage-variability/、/semiconductor/reliability-physics/ も参照。