しきい値電圧のばらつき（RDF・LER・統計変動）

なぜ「同じ設計」のトランジスタでVthが揃わないのか

MOSFET のしきい値電圧 Vth（/semiconductor/mosfet-operation/）は、設計図の上では同じレイアウトのトランジスタなら同じ値になるはずです。ところが実際のチップでは、隣り合う同一設計のトランジスタですら Vth がばらつきます。このばらつきには2種類あり、区別が出発点になります。

• 系統ばらつき（systematic）: ウェハ面内の位置やパターン密度で決まる、再現性のある差。レイアウト対策やプロセス補正で減らせる。
• ランダムばらつき（random / local mismatch）: 隣接する同一素子でも消えない、確率的な差。原子レベルの離散性に根ざすため原理的に消せない。

本稿が扱うのは後者です。微細化でトランジスタが原子数十個ぶんの世界に近づくと、「平均すれば連続体」という近似が崩れ、個々の原子・粒界・エッジ形状の揺らぎが直接 Vth を動かすようになります。これが統計物理として Vth ばらつきを論じる理由です。

三大要因 ── RDF・LER・仕事関数粒界

RDF（ランダムドーパント揺らぎ）

最大の要因が RDF（Random Dopant Fluctuation、ランダムドーパント揺らぎ） です。チャネルの Vth は、空乏層中のアクセプタ／ドナー（/semiconductor/doping-ion-implantation/）の総電荷で決まります。マクロには「濃度」という連続量ですが、ミクロには離散した不純物原子が何個入っているかです。

イオン注入は本質的にランダムな統計過程なので、チャネル領域に入る原子数 N はポアソン分布に従い、その揺らぎは平均の平方根 √N になります。相対揺らぎは √N / N = 1/√N です。

RDF の本質（平方根則）

  チャネル空乏領域の平均ドーパント数 = N
  個数の標準偏差               = √N        ← ポアソン揺らぎ
  相対ばらつき                  = 1/√N

  例: N = 100 個 → 揺らぎ ±10個 → 相対 10%
      N =  10 個 → 揺らぎ ±3個  → 相対 30%（悪化）

  微細化で空乏体積が縮む → N が減る → 1/√N が増大
  さらに原子の「位置」もばらつき、表面近くの1個が
  影響大という空間効果も加わる

決定的なのは、微細化で空乏領域の体積が縮むと N が数十個まで減り、1/√N が跳ね上がる点です。個数だけでなく原子の空間配置も効きます。半導体／酸化膜界面の直下にある1個のドーパントは、深部にある1個より局所ポテンシャルへの影響が大きく、配置の偏りが Vth を左右します。

LER（ライン縁ラフネス）

LER（Line Edge Roughness、ライン縁ラフネス） と、その面内成分である LWR（Line Width Roughness、線幅ラフネス） は、リソグラフィ（/semiconductor/photolithography/）とエッチングで形成したゲートのエッジが原子・分子スケールでギザギザになる現象です。レジストのポリマー鎖サイズや、EUV（/semiconductor/euv-lithography/）での光子数の統計（ショットノイズ）が下限を決めます。

エッジが揺らぐと実効チャネル長 L が場所ごとに変動します。Vth は短チャネル効果（/semiconductor/short-channel-effects/）を通じて L に強く依存する（L が短い箇所ほどロールオフと DIBL で局所 Vth が下がる）ため、エッジのラフネスがそのまま Vth ばらつきへ変換されます。LER は微細化しても絶対量がほぼ一定で縮まないため、L に対する相対比が増し、世代が進むほど効きが増します。

メタルゲートの仕事関数粒界

High-k メタルゲートの導入後に顕在化したのが WFV（Work-Function Variation、仕事関数ばらつき） です。Vth はゲート金属の仕事関数で直接決まりますが、金属ゲートは単結晶ではなく多結晶で、結晶方位の異なる粒（グレイン）が混在します。

結晶方位ごとに仕事関数が異なり（例として方位差で 0.2eV 規模の差）、微細なゲートでは数個のグレインしか乗りません。どの方位のグレインがチャネル直上に何個来るかが確率的に決まるため、ゲートごとに実効仕事関数が変わり Vth がばらつきます。グレインがチャネルを覆う数が少ないほど平均化が効かず、ばらつきが大きくなります。

Pelgrom則 ── ばらつきは面積の平方根で減る

これらのランダム要因に共通する統計法則が Pelgrom則（ペルグロムの法則） です。多数の独立な微小揺らぎ（個々のドーパント、エッジの各区間、各グレイン）が中心極限定理で平均化されることから導かれ、ばらつきの標準偏差は素子面積の平方根に反比例します。

Pelgrom 則

  σ(ΔVth) = A_Vth / √(W * L)

  W : チャネル幅, L : チャネル長
  A_Vth : プロセス固有の「ミスマッチ係数」[mV·μm]
          → 技術世代ごとに測定で決まる指標

  含意:
   ・面積を4倍にすると σ は半分（√4=2 で割る）
   ・最小サイズ素子ほど σ が最大 → ミスマッチ最悪
   ・微細化で WL が縮む → σ(ΔVth) が増大

A_Vth はその技術のばらつき品質を一言で表す指標で、平面バルクでは概ね 1〜数 mV·μm のオーダーです。重要なのは2つの相反する効果です。微細化で WL が小さくなれば σ は増えますが、一方で薄膜化や急峻チャネル設計で A_Vth を下げる努力も続きます。

なぜFinFET／GAAでばらつきが改善したか

RDF が最大要因だという理解から、有効な対策が導かれます。チャネルのドーピングをなくせば RDF は原理的に消えるのです。

平面バルク MOSFET は Vth を合わせるためチャネルに不純物を入れる必要がありましたが、FinFET／GAA ナノシート（/semiconductor/finfet-gaa/）は薄いボディの静電制御が強いため、**チャネルを実質ノンドープ（アンドープ）**にでき、Vth はメタルゲートの仕事関数で設定します。これでチャネル起因の RDF が大幅に抑えられ、立体化はばらつきの面でも大きな利点を持ちました。

ただし RDF が消えると、相対的に残った LER（フィン幅・ナノシート寸法の揺らぎ） と 仕事関数粒界（WFV） が支配的になります。立体構造では幅方向の寸法ばらつきが直接 Vth に効くため、ばらつきの主役が交代するのが微細世代の実情です。

SRAM安定性 ── ばらつきが最初に牙をむく場所

Vth ばらつきが最も深刻に効くのが SRAM（/semiconductor/sram-cell/）です。理由は3つ重なります。(1) チップ上で最も小さいトランジスタを使うため Pelgrom則で σ が最大、(2) 数十億個を集積するため分布のテール（最悪セル）が必ず出現、(3) 6トランジスタが釣り合う双安定回路なので、ペア間のミスマッチが直接マージンを削ります。

SRAM がばらつきに弱い理由

  6T セル = 交差結合インバータ2個（双安定）
  読み出し: ビット線でセル内ノードを乱す
            → プルダウンとアクセスTrの Vth 差が
              小さいと読み出しでデータ反転（リードディスターブ）
  書き込み: アクセスTrでノードを引き倒す
            → プルアップが強すぎ（Vth差）だと書けない

  安定度指標 = SNM（Static Noise Margin, 静ノイズマージン）
    σ(Vth) が増えると SNM 分布の左裾が 0 に接近
    → 不良セル確率が増加

設計上は SNM（Static Noise Margin、静ノイズマージン） で安定度を測ります。σ(Vth) が大きいほど SNM 分布の裾が広がり、SNM がゼロを割る不良セルの出現確率が上がります。数十億セルでは「100万分の1」のテールでも必ずヒットするため、6シグマ級の裾まで設計で保証する必要があります。

この裾が、チップが正しく動作できる最低電源電圧 Vmin を引き上げます。電圧を下げると信号スイングが縮んでマージンが食われ、ばらつきの大きいセルから先に壊れるためです。低電圧化（/semiconductor/dennard-scaling/）の壁が SRAM で最初に現れるのはこのためで、対策として読み書きを分離した 8T セルや、電源を分けるアシスト回路（ライトアシスト・リードアシスト）が使われます。

まとめ

• Vth ばらつきには系統成分とランダム成分があり、ランダム成分は原子レベルの離散性に根ざすため原理的に消せない。近接ペアの差 σ(ΔVth) として測る。
• 三大要因は RDF（離散ドーパント数の 1/√N 揺らぎ・最大要因）、LER／LWR（ゲートエッジ凹凸による実効 L 変動）、仕事関数粒界 WFV（メタルゲートのグレイン方位差）。
• ばらつきは Pelgrom則 σ(ΔVth) = A_Vth / √(WL) に従い、面積の平方根に反比例。最小素子ほど悪化し、微細化で WL が縮むほど増える。
• FinFET／GAA（/semiconductor/finfet-gaa/）はノンドープチャネルで RDF を抑制できたが、代わりに LER と WFV が支配的になる。
• 影響が最も深刻なのは SRAM（/semiconductor/sram-cell/）で、最小素子・膨大な個数・双安定回路の三重苦から SNM の裾が Vmin を引き上げる。極値統計として6σの裾まで設計保証が要る。基礎は /semiconductor/mosfet-operation/、関連現象は /semiconductor/short-channel-effects/ も参照。