2次元材料チャネル（MoS2・TMD トランジスタ)

なぜ2次元材料がチャネルとして注目されるか

トランジスタの微細化は、チャネル長 L を縮めるほどドレイン電界がチャネル電位に食い込み、ゲートの支配権が奪われる短チャネル効果（/semiconductor/short-channel-effects/）との戦いです。これを抑える本筋は、ゲートの静電制御をいかに取り戻すかにあります。FinFET から GAA（/semiconductor/finfet-gaa/）への立体化は、ゲートがチャネルを囲む面数を増やす方向の答えでした。

もう一つの方向が、チャネルそのものを極端に薄くすることです。**TMD（遷移金属ダイカルコゲナイド、Transition Metal Dichalcogenide）**は、MX2 型（M＝Mo, W など、X＝S, Se, Te）の層状結晶で、代表が MoS2（二硫化モリブデン）です。1層が金属原子層をカルコゲン原子層が上下から挟む3原子ぶんの厚さで、単層で約0.6〜0.7nmしかありません。層間はファンデルワールス力でゆるく結合するため、グラファイトのように1層だけを取り出せます。

グラフェンと違い、TMD は単層で 1〜2eV 級のバンドギャップを持ちます。これが決定的で、ギャップのないグラフェンはオン／オフ比が取れずデジタル論理に向きませんが、TMD はゲートで明確にオフにできる本物のスイッチになります。

極短チャネルで静電制御が保てる理由 ── 自然長

立体化の記事（/semiconductor/finfet-gaa/）で扱った**自然長（natural length, λ）**が、ここでも鍵になります。λ はドレイン電界がチャネル内へしみ込む距離の目安で、おおまかに次の関係に従います。

自然長 λ ∝ sqrt( (εch / εox) * tox * tch / N )

  εch : チャネル材料の誘電率
  εox : ゲート絶縁膜の誘電率
  tox : ゲート絶縁膜の電気的等価膜厚(EOT)
  tch : チャネル(ボディ)の厚さ
  N   : ゲートがチャネルを囲む実効面数

短チャネル効果を抑える条件（目安）： L が 5λ〜10λ 以上

ポイントは分子の tch です。λ はチャネル厚の平方根に比例して縮むため、ボディを薄くするほどドレイン電界の食い込みが構造的に断たれます。シリコンでは前述のとおり数nmが実用下限ですが、TMD は単層 0.65nm という極限の tch を、移動度を壊さずに実現できます。結果として、ゲート長を 1nm 級まで縮めても DIBL やサブスレッショルドリークを抑えられることが実証されており、極短チャネル耐性こそ TMD チャネルの最大の魅力です。

                ┌──── ゲート ────┐
   絶縁膜 ───────┴────────────────┴──────
   チャネル ===== MoS2 単層(約0.65nm) =====
                 ↑ tch が極小 → λ が小さい
   ソース ──→     → ドレイン電界が中央まで届かない    ←── ドレイン

加えて TMD は誘電率 εch がシリコンより小さめで、これも λ を縮める方向に働きます。低 εch・極薄 tch の二重効果で、同じゲート長でも静電制御が効きやすいわけです。

実用化障壁(1) コンタクト抵抗とフェルミ準位ピン止め

静電制御で優れていても、TMD トランジスタが性能を出せない最大の理由がコンタクト抵抗です。チャネルがいくら良くても、ソース／ドレインの金属とチャネルをつなぐ接触部で電圧が落ちれば、実効的な駆動電流は伸びません。

理想的には、金属の仕事関数を選べば接触のショットキー障壁の高さを設計でき、障壁を下げてオーミックに近づけられるはずです。ところが TMD では、金属を載せた瞬間に界面でフェルミ準位がバンドギャップ内の特定位置に固定される現象が起きます。これが**フェルミ準位ピン止め（Fermi-level pinning）**です。

理想（ピン止めなし）           現実（強いピン止め）
  金属の仕事関数で               金属を変えても
  障壁ΦB を自由に調整可能         ΦB がほぼ動かない
    低ΦB金属 → 低障壁 → 良          → 障壁が高止まり
                                   → コンタクト抵抗が支配的に

原因は、金属とTMDの界面に生じる準位（金属誘起ギャップ準位 MIGS や、堆積時の損傷・欠陥に伴う準位）が、フェルミ準位をそこへ束縛するためです。仕事関数の小さい金属を選んでも障壁が下がらず、ショットキー障壁が高いまま固定されてコンタクト抵抗が支配的になります。バンド理論で見れば、界面準位が金属とチャネルの間のバンド整合を強制的に決めてしまう状況です（基礎は /semiconductor/band-theory-carriers/）。

実用化障壁(2) 大面積成膜と移動度

残る二つの壁は製造とキャリア輸送です。

大面積成膜：研究初期は粘着テープで1層を剥離する手法でしたが、量産にはウエハ全面に単層を均一かつ低欠陥で成長させる技術が要ります。CVD（化学気相成長）や MOCVD でウエハスケールの成膜が進んでいますが、課題は結晶粒界です。複数の核から成長した結晶がぶつかる粒界はキャリアを散乱し、欠陥はしきい値ばらつきの源になります。大面積で単結晶に近い連続膜を、ロジックの低温工程と両立する温度で作ることが求められます。

移動度：TMD のキャリア移動度はバルクのシリコン（/semiconductor/carrier-transport-mobility/）に及びません。MoS2 単層の電子移動度は、理想条件でも数十〜数百 cm2/Vs 程度で、シリコンの 1400 cm2/Vs 級には届きません。主因は、有効質量がやや重いこと、極薄ゆえに下地の絶縁膜や吸着物との界面・遠隔フォノン散乱を強く受けること、粒界・硫黄欠陥による散乱です。

TMD はどこで効くのか ── 位置づけ

TMD チャネルは、移動度でシリコンを置き換える技術ではありません。価値は、ゲート長が 1nm 級に迫る極限微細でも静電制御が崩れない点と、原子層を縦に積んで3D集積しやすい点にあります。急峻スイッチを狙うトンネル FET（/semiconductor/tunnel-fet-steep-slope/）と同様、シリコン CMOS の延命が限界に近づくスケールで初めて優位が立つ、いわばロードマップの末端を担う候補です。

まとめ

• **TMD（MoS2 など）**は単層約0.65nmの原子層チャネルで、バンドギャップを持つためデジタルスイッチとして使える。
• 自然長 λ はチャネル厚 tch の平方根に比例するため、原子層厚の TMD は λ が小さく、ゲート長 1nm 級の極短チャネルでも DIBL やリークを抑えられる。これが最大の魅力。
• 最大の障壁はコンタクト抵抗。金属接触でフェルミ準位がギャップ内にピン止めされ、ショットキー障壁が高止まりして駆動電流を絞る。半金属接触などでの緩和が中心課題。
• 大面積・低欠陥成膜（粒界の制御）と、シリコンに劣る移動度も実用化の壁。
• 位置づけは、移動度でのシリコン超えではなく、極微細での静電制御の良さと積層のしやすさ。短チャネル効果（/semiconductor/short-channel-effects/）への構造的な答えとして、FinFET／GAA（/semiconductor/finfet-gaa/）の先を見据えた候補である。