FinFET と GAA（ゲートオールアラウンド）の原理

なぜ平面MOSFETは限界を迎えたか

MOSFET の基本動作（/semiconductor/mosfet-operation/）では、ゲートに電圧を加えてチャネルに反転層を作り、ソース・ドレイン間の電流を制御します。理想的には、チャネルの電位はゲートだけが支配するべきです。

ところがチャネル長 L を縮めていくと、ドレインの電界がチャネル領域へ深く食い込み、ゲートと支配権を奪い合うようになります。これが**短チャネル効果（SCE: Short-Channel Effects）**です。具体的には次のような劣化として現れます。

• しきい値電圧の低下（Vth roll-off / DIBL）：ドレイン電圧が高いほど Vth が下がり、オフのはずでも電流が流れる。
• サブスレッショルド・スイングの悪化：オフ→オンの切れが鈍り、同じ電流変化により大きなゲート電圧が必要になる。
• オフ電流（リーク）の増大：待機時の漏れ電流が増え、消費電力が跳ね上がる。

平面構造ではゲートはチャネルの上面1面しか覆えません。電界の食い込みを抑えるには、後述する設計指標（自然長）を小さくする必要があり、それには酸化膜やボディを薄くする以外に手がなく、限界に達しました。

静電制御を決める「自然長」

立体構造の必然性は、**自然長（natural length, λ）**という指標で定量的に説明できます。これはドレイン電界がチャネル内へしみ込む距離の目安で、おおまかに次の関係に従います。

自然長 λ ∝ sqrt( (εsi / εox) * tox * tch / N )

  tox : ゲート酸化膜の厚さ
  tch : チャネル（ボディ）の厚さ
  N   : チャネルを囲むゲートの実効的な面数

短チャネル効果を抑える条件： L ≳ 5λ〜10λ

ここで重要なのは分母の N です。ゲートがチャネルを囲む面数が増えるほど λ は小さくなり、同じチャネル長でも短チャネル効果に強くなります。平面 MOSFET は実質 1 面ですが、ゲートで囲む面を増やせば、酸化膜やボディを極端に薄くしなくても電界の食い込みを構造的に断てる——これが3次元化の核心です。

FinFET ── チャネルを「フィン」として立てる

FinFET は、シリコンを薄い壁（フィン）として垂直に立て、その両側面と上面の3面をゲートで覆う構造です（トライゲートとも呼ばれる）。チャネルが薄いフィンになることで、ドレイン電界が中央まで届きにくくなり、λ が小さくなって短チャネル効果が劇的に改善します。Intel が 22nm 世代（2011年）で量産導入し、以降の微細化（/semiconductor/dennard-scaling/）を支えました。

        ┌──ゲート──┐
        │ ┏━━━━┓ │   ← ゲートがフィンの
   ─────┘ ┃フィン┃ └─────     3面を覆う
   ソース→ ┃(Si) ┃ →ドレイン
         └──┴──┴──┘ 基板
        実効チャネル幅 Weff ≒ 2*Hfin + Wfin

FinFET のチャネル幅（駆動電流を決める）は、おおむね フィンの高さ * 2 + フィン上面幅 で決まります。つまりフィンを高くすれば1本あたりの電流が増えます。さらに電流を増やしたければフィンを増やしますが、ここに制約があります。

GAA ナノシート ── チャネルを「全周」囲む

**GAA（Gate-All-Around、ゲートオールアラウンド）は、ゲートがチャネルの全周（4面すべて）**を囲む構造です。FinFET が3面なのに対し全周を覆うため、前掲の N が最大化され、静電制御が理論上もっとも強くなります。これによりさらなるチャネル長短縮と、より低い動作電圧が可能になります。

現在の主流実装は**ナノシート（nanosheet）**型で、水平に寝かせた薄いシート状チャネルを縦に複数枚積み、各シートの周囲をゲート材料が回り込んで囲みます。

   断面イメージ（縦に積んだナノシート）:

     ┌─────────────┐
     │ ▓▓▓ シート3 ▓▓▓ │   各シートの
     │ ───────────── │   全周(上下左右)を
     │ ▓▓▓ シート2 ▓▓▓ │   ゲートが囲む
     │ ───────────── │
     │ ▓▓▓ シート1 ▓▓▓ │
     └─────ゲート─────┘

   実効チャネル幅 = (シート幅 Wsheet) * (積層枚数) * 2面ぶん相当

GAA 最大の利点は静電制御だけではありません。シートの幅（Wsheet）を連続的に設計できる点です。FinFET の量子化制約から解放され、必要な駆動電流に合わせてシート幅を自由に調整できます。広いシートは高駆動・高性能向け、狭いシートは低消費電力・高密度向け、というように同一プロセスで作り分けられます。これがトランジスタ構造の進化（/semiconductor/transistor-structure-evolution/）における FinFET → GAA 移行の決定的な動機です。

なぜ製造できるのか ── 犠牲層エピタキシ

ナノシートを宙に浮かせて全周を囲むのは、一見不可能に思えます。実際には Si と SiGe を交互にエピタキシャル成長させ、最後に SiGe だけを選択的に除去する手法で実現します。

1. Si / SiGe を交互積層（SiGeが“犠牲層”）
2. フィン状に加工
3. SiGe を選択エッチングで溶かし、Siシートを宙に残す（チャネル解放）
4. 解放された隙間にゲート絶縁膜＋ゲート金属を回り込ませる
   → シート全周がゲートで囲まれる

SiGe を犠牲層に使うのは、Si に対して高い選択比でエッチングできるためです。シート間に金属ゲートを充填する工程は微細で難度が高く、これが GAA 量産が FinFET より遅れて立ち上がった理由でもあります。

まとめ

• 微細化でチャネルが短くなると、ドレイン電界がゲートの支配を侵食する短チャネル効果が顕在化し、平面 MOSFET は限界に達した。
• 自然長 λ はゲートがチャネルを囲む面数が増えるほど小さくなる。面数を増やすことが、酸化膜やボディを薄くする以外の道として立体化を必然にした。
• FinFET は薄いフィンの3面をゲートで囲んで SCE を抑えたが、チャネル幅がフィン本数で量子化される弱点を持つ。
• GAA ナノシートはチャネル全周を囲んで静電制御を最大化し、さらにシート幅で駆動力を連続設計できることが FinFET に対する決定的な利点となる。
• 製造は Si/SiGe 交互積層と SiGe の選択除去で実現する。基礎となる MOSFET 動作は /semiconductor/mosfet-operation/、微細化の歴史的文脈は /semiconductor/dennard-scaling/ も参照。