トランジスタ構造の進化系統図（プレーナ→FinFET→GAA）

構造進化を貫く一本の軸

トランジスタ構造の進化は、世代ごとにバラバラな発明が並んでいるように見えますが、実際は 「ゲートがチャネルを何面から制御するか」 という一本の軸で系統立てて読めます。プレーナ MOSFET（/semiconductor/mosfet-operation/）の基本動作はどの世代でも同じで、変わったのはチャネルとゲートの 幾何学的な囲み方 だけです。

なぜ囲み方を変える必要があったのか。微細化（/semiconductor/dennard-scaling/）でゲート長を縮めると、ドレインの電界がチャネル奥深くまで及び、ゲート電圧で十分にチャネルを遮断できなくなります。これが 短チャネル効果（SCE） であり、その実害が以下です。

• DIBL（Drain-Induced Barrier Lowering）：ドレイン電圧がソース側の電位障壁を下げ、しきい値電圧 Vth がドレイン電圧に依存して変動する。
• サブスレッショルド・スイングの悪化：オフ状態でも電流が漏れ、Ion/Ioff 比が稼げない。漏れは消費電力に直結する。

対策の本質は 「ゲートをチャネルに近づけ、より多くの面から包む」 こと。これでチャネル電位に対するゲートの支配力が増し、ドレインの干渉を押し返せます。構造進化はすべてこの一点に向かう派生です。

系統樹 ── 年代と分岐

プレーナ MOSFET（〜2011, ~28nm以降も併用）
  ゲート制御面：1面（上面のみ）
        │
        │  短チャネル効果が顕在化 → ゲートを立体化
        ▼
FinFET / Tri-Gate（2011〜, Intel 22nm が量産化の起点）
  ゲート制御面：3面（チャネル＝フィンの両側＋上面）
        │
        │  フィンをさらに薄く高くしても3面が限界 → 全周で包む
        ▼
GAA ナノシート（Gate-All-Around, 2022〜, Samsung 3nm が先行量産）
  ゲート制御面：4面（チャネル全周をゲートが取り囲む）
        │
        │  平面の微細化が限界 → 縦方向（3D）へ分岐
        ▼
CFET（Complementary FET, 研究〜2030年前後の量産候補）
  GAA を前提に nMOS と pMOS を縦に積層しフットプリントを半減

幹は一本で、分岐の駆動力は毎回 「ゲート静電制御の強化」 です。横展開ではなく、制御性を1段ずつ上げていく直列の進化である点が重要です。

各世代の比較

ここで見落とせないのが トランジスタ幅 W の決め方 の変化です。プレーナでは W をレイアウトで自由に伸縮できましたが、FinFET では駆動電流が フィン1本＝離散的な単位 で決まり、W は本数の整数倍に量子化されます。GAA ナノシートは シートの幅を設計で変えられる ため、この量子化の制約が緩み、駆動力と面積のトレードオフを再び細かく調整できるようになりました。これが FinFET から GAA への移行で得られる、制御性以外の大きな実利です。

FinFET から GAA への分岐点

FinFET でゲート制御をさらに強めるには、フィンを 薄く・高く すればよい——しかし薄くするほど製造ばらつきに弱くなり、高くするほど機械的に不安定になります。3面のままでは底面（基板側）の漏れ経路を断てないという原理的な頭打ちもあります。

GAA はフィンを横に寝かせて何枚も積み、その 全周をゲートで囲む ことでこの限界を越えます。底面を含む4面が制御下に入るため、同じゲート長でも短チャネル効果をさらに抑え込めます。FinFET と GAA の詳細な動作差は /semiconductor/finfet-gaa/ を参照してください。

断面イメージ（ゲート G がチャネル C を囲む面）

プレーナ:        FinFET:           GAA ナノシート:
   G               G G G             ┌─G─┐
  ───            ┌─┐│┌─┐           G │ C │ G   ← 各シートを
   C             G│C│G              └─G─┘      全周が囲む
  ───            └─┘ └─┘            ┌─G─┐
  基板            基板               G │ C │ G
 （上面1面）    （側面+上面3面）      └─G─┘  （全周4面 ×積層）

CFET ── 平面から縦方向への分岐

GAA まではチャネルを どう囲むか の進化でしたが、平面の微細化そのものが限界に近づくと、進化は 縦方向（3D 積層） へ分岐します。それが CFET（Complementary FET）です。

CMOS インバータ（/semiconductor/cmos-inverter/）は nMOS と pMOS を対で使います。従来はこの2つを平面上に 横並び で配置していましたが、CFET は GAA トランジスタを土台に nMOS と pMOS を縦に積層 します。

• 横に並べていた2素子を縦に重ねるため、同じ論理に必要なフットプリントが原理的にほぼ半減 する。
• セル面積の削減を、微細化（線幅の縮小）だけに頼らず 構造（積層） で稼げる。
• ただし上下チャネルの作り分け、層間の配線、熱の問題など製造難度は跳ね上がる。

まとめ

• 構造進化の駆動力は一貫して 短チャネル効果に対抗するゲート静電制御の強化。世代はその一本の幹の上に並ぶ。
• プレーナ(1面)→FinFET(3面)→GAAナノシート(全周4面) とゲートがチャネルを包む面が段階的に増える直列の系統である。
• FinFET は駆動力がフィン本数で量子化されるが、GAA はシート幅で連続的に調整でき、制御性と設計自由度の両方を取り戻す。
• CFET は静電制御ではなく面積効率の分岐で、GAA を土台に n/p を縦積みしてフットプリントを半減させる将来構造。
• 各構造の動作の詳細は /semiconductor/mosfet-operation/ と /semiconductor/finfet-gaa/、微細化の背景は /semiconductor/dennard-scaling/ を参照。