SOI（埋め込み酸化膜）とFD-SOIの原理

SOIとは「基板から切り離されたトランジスタ」

通常のバルクCMOS（/semiconductor/mosfet-operation/）では、ソース・ドレイン・チャネルがシリコン基板に直接作り込まれます。このとき問題になるのが、ソース／ドレインと基板の間に必ずできるpn接合（/semiconductor/pn-junction/）です。逆バイアスされた接合は空乏層を持ち、これが寄生コンデンサ（接合容量）として働くうえ、わずかな接合リーク電流の経路にもなります。

**SOI（Silicon On Insulator）は、薄い絶縁膜の層を基板とトランジスタの間に挟んだ構造です。この絶縁膜を埋め込み酸化膜（BOX: Buried Oxide）**と呼びます。トランジスタが作られる薄いシリコン層（ボディ）は、BOXによって下の基板から電気的に分離されます。

   バルクCMOS                    SOI
  ┌────ゲート────┐             ┌────ゲート────┐
  [S] チャネル [D]             [S] チャネル [D]   ← 薄いSi層(ボディ)
  ════════════════            ═══════ BOX ═══════  ← 埋め込み酸化膜
       Si基板                       Si基板
   S/Dが基板と接合 → 接合容量    S/Dの下はBOX → 接合容量がほぼ消える

なぜ接合容量とリークが減るのか

SOIの利点は、この「基板からの分離」一点からほぼすべて導けます。

ソース／ドレインの底面は、バルクでは基板シリコンと接して空乏層（接合容量）を作りますが、SOIでは底面がBOX（絶縁体）に接するため、その下にpn接合が存在しません。残るのは側壁のわずかな接合だけで、ソース／ドレインの寄生容量が大幅に減ります。容量が減れば、配線やノードを充放電する時間（/semiconductor/interconnect-rc-delay/ と同じRC遅延の論理）が短くなり、同じ消費電力でより高速に、あるいは同じ速度でより低電力に動作します。

リーク面でも、ソース／ドレインから基板へ抜ける接合リークの経路がBOXで塞がれます。さらにバルクCMOS固有の問題であるラッチアップ——隣接するnMOSとpMOSの間に寄生サイリスタ（pnpnの寄生バイポーラ）が形成され、電源短絡に至る現象——も、各トランジスタがBOXと素子分離で囲まれて寄生経路が成立しないため、構造的に起こりにくくなります。

PD-SOIとボディ浮遊 ── キンク効果

SOIは、ボディ（チャネル下のシリコン層）の厚さで二つに大別されます。ボディが厚く、オン時でも空乏層がボディの底（BOX）まで届かないものを**PD-SOI（Partially Depleted SOI、部分空乏型）**と呼びます。空乏化されない中性領域がボディ下部に残るのが特徴です。

ここに固有の問題があります。バルクではボディ（基板）は接地などに固定されますが、SOIのボディはBOXと接合で囲まれ、どこにも電気的に接続されない**浮遊ボディ（floating body）**になります。電位が外から固定されないため、ボディに溜まった電荷で電位が勝手に動いてしまいます。

その代表が**キンク効果（kink effect）**です。

キンク効果の発生メカニズム

1. ドレイン近傍の高電界でキャリアが衝突電離（インパクトイオン化）
   → 電子・正孔ペアが生成
2. nMOSの場合、生成された正孔が中性ボディに溜まる
   （浮遊なので逃げ場がない）
3. 溜まった正孔がボディ電位を押し上げる
4. ボディ電位上昇は実効的にVthを下げる（基板バイアス効果の逆）
   → ドレイン電流が急に立ち上がる＝Id-Vd特性に「折れ(kink)」が出る

Id-Vd特性のドレイン電圧を上げていくと、ある電圧でドレイン電流がカクッと増える折れ曲がりが現れます。これがキンクで、PD-SOIではこのボディ電位の変動が、直前の動作状態に依存して特性が変わる**履歴効果（history effect）**も引き起こします。同じ入力でも前の状態次第で遅延が変わるため、タイミング設計を難しくします。

FD-SOI ── 完全空乏で浮遊ボディを断つ

FD-SOI（Fully Depleted SOI、完全空乏型）は、ボディを極端に薄くすることでこの問題を根本から解消します。ボディ厚を空乏層の幅より薄く（おおむね数nm〜十数nm程度）作ると、オフ時点でボディ全体が空乏化し、中性領域が存在しなくなります。

中性領域がない＝正孔が溜まる場所がないため、衝突電離した電荷が蓄積せず、キンク効果も履歴効果も原理的に起きません。さらに、薄いボディはドレイン電界の食い込みを物理的に遮るため、短チャネル効果（/semiconductor/short-channel-effects/）に強く、サブスレッショルドスイングが理想（室温で約60mV/decade）に近づきます。これはチャネルを薄くして静電制御を高める点で、立体構造の狙いと同じ思想です。

PD-SOI と FD-SOI の空乏状態（オン時の断面）

  PD-SOI:  [反転層]
           [空乏層 ]
           [中性領域]  ← ここに正孔が溜まる(浮遊ボディ問題)
           ═══ BOX ═══

  FD-SOI:  [反転層]
           [空乏層がBOXまで到達]  ← 中性領域なし＝溜まる場所なし
           ═══ 薄いBOX ═══       ← 薄いBOX越しに下から制御できる

FD-SOIではボディを意図的に無ドープ（あるいは極低ドープ）にできます。バルクではVthをチャネルのドーピング（/semiconductor/doping-ion-implantation/）で調整しますが、これはドーパント数の統計ゆらぎによるランダムなVthばらつきの主因でした。無ドープボディはこのゆらぎ源を消し、トランジスタ間のVth均一性を大きく改善します。

バックバイアスによるVth動的制御

FD-SOI最大の武器が、薄いBOXを利用したバックバイアス（バックゲート）制御です。

BOXの直下にあるシリコン基板領域を、第二のゲート（バックゲート）として使います。BOXが薄いほど、この下からの電界がボディの電位、ひいてはチャネルのVthへ効率よく結合します。バルクの基板バイアス効果と原理は同じですが、FD-SOIでは無ドープ薄膜ボディとの組み合わせで、はるかに大きく、かつ線形に近い感度でVthを動かせます。

バックバイアスによるVth制御（nMOSの例）

  順方向バックバイアス(FBB, バックゲートを正へ)
    → ボディ電位が上がり Vth が下がる → 高速・高駆動（その分リーク増）

  逆方向バックバイアス(RBB, バックゲートを負へ)
    → Vth が上がる → 低リーク・低消費電力（その分低速）

決定的なのは、これを動作中に動的に切り替えられることです。性能が要求される区間（高負荷時）には順バイアスでVthを下げて速度を稼ぎ、待機やアイドル区間には逆バイアスでVthを上げてサブスレッショルドリークを抑えます。バルクCMOSでは性能用と低電力用にVthの違うトランジスタを作り分け（マルチVth）、レイアウト時点で固定するしかありませんでしたが、FD-SOIでは同一のトランジスタのVthを電圧一つで連続調整できます。

製造とコスト ── SmartCutという要

SOIウェハは、BOXを内蔵した特殊なウェハとして製造されます。代表的な手法が**SmartCut（スマートカット）**で、酸化膜を付けたドナーウェハに水素を打ち込んで脆い層を作り、ハンドルウェハと貼り合わせてから水素層で剥離する——これにより、極めて均一な薄いシリコン層をBOXの上に転写します。FD-SOIではこのシリコン層厚とBOX厚の均一性がVthとバックバイアス感度を直接左右するため、ウェハ品質が性能の前提になります。

まとめ

• SOIは埋め込み酸化膜（BOX）でトランジスタを基板から電気的に分離する構造。接合容量の削減（高速・低電力）、接合リーク抑制、耐ラッチアップ、ソフトエラー耐性はすべてこの「分離」から導ける。
• PD-SOIはボディが厚く中性領域が残るため、ボディが浮遊して正孔が溜まり、Id-Vd特性が折れるキンク効果と、状態依存で特性が変わる履歴効果を起こす。
• FD-SOIは超薄膜ボディを完全空乏化して中性領域をなくし、浮遊ボディ問題を原理的に断つ。薄いボディは短チャネル効果（/semiconductor/short-channel-effects/）にも強い。
• FD-SOIは無ドープボディでVthばらつきを抑え、薄いBOX越しのバックバイアスでVthを動的に上下できる。性能区間は低Vth、待機区間は高Vthへと一つのトランジスタで切り替えられる。
• 立体化（/semiconductor/finfet-gaa/）とは別解の関係にあり、基礎は/semiconductor/mosfet-operation/、接合の物理は/semiconductor/pn-junction/も参照。