バンドギャップリファレンスとアナログ基準回路

なぜ「温度に依存しない基準電圧」が難しいのか

アナログ回路は、最終的にどこかで「絶対的なものさし」を必要とします。ADC が入力を量子化するときのフルスケール、LDO レギュレータが出力する電圧、発振器の周波数、これらはすべて基準電圧の正確さに乗ります。ところが半導体素子のパラメータは、ほぼ例外なく温度・電源電圧・プロセスばらつきで動きます。抵抗値もしきい値電圧もキャリア移動度も、温度が 100 度動けば数十パーセント単位で変わる。素朴に抵抗分圧で作った基準は、こうした変動をそのまま吐き出してしまいます。

バンドギャップリファレンス（BGR、Bandgap Reference）の発想は鮮やかです。温度に対して逆向きに動く 2 つの量を、係数を調整して足し合わせ、一次の温度依存を相殺する。打ち消した先に残るのが、半導体のバンドギャップ電圧に由来するほぼ定数、シリコンなら絶対零度外挿で約 1.2V です。素子の物理定数を基準にするからこそ、ロットや温度をまたいで再現する強さが生まれます。

CTAT と PTAT ── 逆向きの温度係数を作る

BGR の心臓部は、バイポーラトランジスタ（あるいはダイオード接続した素子）のベース・エミッタ間電圧 VBE です。pn 接合の電流電圧特性から、VBE は次の振る舞いをします。

CTAT 成分（Complementary To Absolute Temperature）:
  VBE は温度が上がると下がる
  典型的な温度係数 ≈ -2 mV/℃
  室温での VBE ≈ 0.6〜0.7V

  → 単独では温度依存が大きすぎて基準には使えない

VBE が下がるのは、温度上昇でコレクタ電流を一定に保つのに必要な順方向電圧が減るためで、係数は負（CTAT）です。これだけでは使えません。そこで正の温度係数を持つ量を別に作ります。鍵は、電流密度の異なる 2 つの接合の VBE の差です。

PTAT 成分（Proportional To Absolute Temperature）:
  電流密度比 N の 2 接合の VBE 差をとると
    ΔVBE = (kT/q) * ln(N)
  k: ボルツマン定数, T: 絶対温度, q: 電荷, N: 電流密度比

  → 熱電圧 kT/q が温度に比例するので、ΔVBE は温度に正比例（PTAT）
  → 係数は正。ln(N) で大きさを設計できる

ΔVBE は熱電圧 kT/q に比例し、これは絶対温度 T に正比例します。N（面積比や電流比で作る）を選べば PTAT の傾きを設計できます。負の VBE と、正の ΔVBE を係数 M で増幅したものを足すのが BGR の核心です。

VREF = VBE + M * ΔVBE
       \___/   \________/
       CTAT     PTAT(増幅)

M を、PTAT の正の傾き(+) と VBE の負の傾き(-2mV/℃) が
ちょうど打ち消す値に選ぶ
  → dVREF/dT ≈ 0（一次の温度依存がゼロ）
  → このとき VREF ≈ 1.2V（シリコンのバンドギャップ電圧近傍）

曲率補正 ── 一次を消した後に残るもの

VBE と T の関係は厳密には直線ではありません。VBE には T * ln(T) を含む高次の項があり、一次の温度係数を完璧に打ち消しても、温度範囲の両端で出力が中央より持ち上がる（あるいは凹む）曲率（カーバチャ）誤差が残ります。一次補償だけの BGR は、出力を温度に対して描くと放物線状にたわみます。

曲率補正（curvature compensation） は、この高次成分を別の非線形項で打ち消す技法群です。代表例として、温度依存性の異なる電流（PTAT 電流と、温度に依存しない一定電流の差など）を組み合わせて T·ln(T) 項に対抗する成分を生成する方式や、温度依存の異なる 2 種の抵抗を組み合わせる方式があります。高精度な計測機器向け基準では、曲率補正によって温度ドリフトを数 ppm/℃ まで抑え込みます。

ブロコウ型と低電圧型 ── トポロジの選択

BGR の回路実装はいくつかの系統に分かれます。古典として広く教えられるのがブロコウ（Brokaw）型です。これは 2 つのバイポーラトランジスタのコレクタ電流を揃え、共通のエミッタ抵抗に ΔVBE を落として PTAT 電流を作り、その電流が作る電圧と VBE を直列に足し込む構成です。出力は本質的に VBE + (PTAT 電圧) の和になるため、基準電圧は約 1.2V に固定されます。

ブロコウ型の要点:
  ・電圧を直列加算 → VREF ≈ 1.2V に固定
  ・出力 > 1.2V + 余裕 を満たす電源電圧が必要
  ・構造が直感的で温度補償の見通しが良い

低電圧（電流モード）型の要点:
  ・VBE と ΔVBE を「電流」に変換して抵抗で加算
  ・VREF = R2 * (VBE/R1 + M·ΔVBE/R3) のように
    抵抗比で任意電圧に設定可能（0.5〜1.0V も可）
  ・1V 未満の電源電圧でも動作（Banba 型などが代表）

問題は電源電圧です。出力が 1.2V に固定されるブロコウ型は、内部のヘッドルームも含めると概ね 1.5V 以上の電源を要求し、近年の低電圧プロセスでは動かしにくくなります。そこで登場したのが**低電圧型（電流モード型）**です。VBE と ΔVBE をそれぞれ抵抗で電流に変換し、その電流を別の抵抗に流して出力を作る。電圧を直接足さず電流の和を電圧に戻すため、出力電圧を抵抗比で任意に設定でき、1V や 0.5V といったバンドギャップ未満の基準も、1V 未満の電源で生成できます。

アナログ設計における位置づけと実装上の落とし穴

BGR はチップ上で電圧・電流・時間の三つ巴のものさしを供給する起点です。LDO はこの基準を分圧と比較して出力を安定化し、ADC/DAC はこれをフルスケールに使い、PTAT 電流は温度センサや定電流源・バイアス回路にも分配されます。BGR が動くと、その不正確さは下流のあらゆるブロックに乗算的に効きます。

実装では理想式の外側に複数の現実が割り込みます。第一に、PTAT を生むには 2 接合のコレクタ電流比を正確に保つ必要があり、これを担う演算増幅器やカレントミラーの入力オフセット電圧が ΔVBE（数十 mV 級）に直接加算されて誤差になります。チョッパや自動ゼロ調整でオフセットを抑えるのが定石です。第二に、抵抗・トランジスタのプロセスばらつきで出力の絶対値がずれるため、量産では出荷時にトリミング（抵抗やヒューズの調整）で初期誤差を追い込みます。第三に、電源変動が出力に漏れる度合い（PSRR、電源電圧除去比）を確保しないと、デジタルノイズの多い SoC 上で基準が揺れます。

まとめ

• BGR は CTAT の VBE（負係数）と PTAT の ΔVBE（正係数）を加重和し、一次の温度依存を相殺する。残る定数項がバンドギャップ電圧近傍の約 1.2V になる。
• 一次補償後も T·ln(T) 由来の曲率誤差が残り、曲率補正で数 ppm/℃ まで抑える。高分解能 ADC ほどこの要求が厳しい。
• ブロコウ型は電圧を直列加算するため出力が 1.2V 固定で高い電源を要し、低電圧（電流加算）型は抵抗比で任意電圧を作れて 1V 未満の電源でも動く。
• 実装ではオペアンプのオフセット・プロセスばらつき・PSRR・起動回路が精度と歩留まりを左右する。基準の誤差は LDO・ADC など下流すべてに伝播する。
• 素子物理の前提は /semiconductor/pn-junction/ と /semiconductor/band-theory-carriers/、ばらつきの背景は /semiconductor/threshold-voltage-variability/、温度・電圧変動の全体像は /semiconductor/process-variation-corners/ も参照。