RF CMOSとミリ波回路の課題

なぜ CMOS でミリ波が「難しい」のか

デジタル CMOS は微細化のたびに速くなり安くなってきました。同じプロセスでアナログ・RF を作れば、ベースバンドからアンテナまで 1 チップに載せられて魅力的です。ところが周波数を上げて 5G の準ミリ波（24〜40 GHz）や 60 GHz、さらに上を狙うと、CMOS は急に苦しくなります。理由は二つに集約されます。第一に、トランジスタ単体の利得が高周波で底を突くこと。第二に、整合や共振に使う受動素子（インダクタ・キャパシタ・伝送線路）が、シリコン上では損失だらけで Q（共振の鋭さ・蓄積エネルギーと損失の比）が低いことです。

この二つが、低雑音増幅器（LNA）の雑音指数、ミキサの変換利得、電力増幅器（PA）の効率という RF の三大指標すべてを劣化させます。本稿は、トランジスタの速度限界 fT/fmax から出発し、整合と安定性の原理、そしてミリ波で顕在化する寄生・損失・低 Q への具体的な対処を、なぜそうなるかまで掘り下げます。デバイス側の前提として、キャリアの速度限界は /semiconductor/carrier-transport-mobility/、微細トランジスタの構造は /semiconductor/finfet-gaa/ を併せて参照してください。

トランジスタの速度限界 ── fT と fmax

RF トランジスタの「速さ」を表す指標が二つあります。**fT（遷移周波数）**は電流利得が 1（0 dB）に落ちる周波数で、**fmax（最大発振周波数）**は単方向電力利得が 1 に落ちる周波数です。回路で意味があるのは電力を扱う fmax のほうですが、両者は次の関係で結ばれます。

fT  = gm / (2π·Cgg)            電流利得が 1 になる周波数
        gm  : 相互コンダクタンス
        Cgg : ゲート総容量（≒ Cgs + Cgd）

fmax ≈ fT / sqrt( 4·Rg·(1/rout + 2π·fT·Cgd) )
        Rg   : ゲート抵抗（ポリ/コンタクト）
        Cgd  : ゲート–ドレイン容量（帰還容量）
        rout : 出力抵抗（1/rout = gds は出力コンダクタンス）

要点:
  fT   は速さ（容量を gm で充放電する速さ）で決まる
  fmax は fT に加えて「ゲート抵抗」と「帰還容量 Cgd」で律速される

ここから設計指針が直接出ます。fT を上げるには gm を稼ぎ Cgg を減らす、つまりチャネル長を短くしバイアス電流密度を最適化します。fmax をさらに上げるには、ゲート抵抗 Rg を下げる（ゲートを多数フィンガに分割して両端コンタクト）と、帰還容量 Cgd を抑えることが効きます。実用上の鉄則は、動作周波数を fmax のせいぜい 1/3〜1/5 以下に収めること。これを超えると単段利得が数 dB しか取れず、段数を増やすと今度は雑音と消費電力が膨らみます。微細ノードほど fT/fmax は上がりますが、配線寄生も増えるため、ミリ波で素直に速くなるとは限りません（/semiconductor/short-channel-effects/）。

LNA ── 雑音指数を最小化する同時整合

受信機の感度は初段 LNA の雑音指数 NF でほぼ決まります。フリス（Friis）の式により、初段の NF と利得が系全体を支配するからです。RF の難所は、最大電力を受け渡すインピーダンス整合（共役整合）と、雑音を最小にするソースインピーダンス（最適ノイズ整合）が一般に一致しないことにあります。

最小雑音指数を与える条件:
  ソース側インピーダンス Zs = Zopt（最適ソースインピーダンス）
    → このとき NF = NFmin（その素子・電流での雑音の床）

最大利得を与える条件:
  入力を共役整合 Zin* に合わせる
    → 一般に Zopt と一致しない（同時には満たせない）

代表手法: インダクティブ・ソース・ディジェネレーション
  ソースに小さなインダクタ Ls を入れると
    入力インピーダンスに「実部」が生成され、
    Zopt と共役整合点を近づけられる
    → 余分な抵抗を足さずに整合できる（抵抗は雑音源だから禁じ手）

ソース縮退インダクタによる整合は、抵抗を使わずに入力に実抵抗成分を作り出せる点が美点です。抵抗で整合すると、その抵抗自体が熱雑音（4kTRΔf）を足してしまい NF を悪化させるため、RF では避けます（雑音の物理は /semiconductor/device-noise-physics/）。実務では NFmin、Zopt、利得、消費電流のトレードオフを「ノイズ円・利得円」をスミスチャート上で重ねて妥協点を探します。ミリ波では後述の受動素子の損失が整合回路に挿入損として乗るため、その損失分がそのまま NF に上乗せされる——ここが低 Q の最初の打撃です。

ミキサと PA ── 変換利得・効率・安定性

ミキサは RF を IF/ベースバンドへ周波数変換します。ギルバートセルなどの能動ミキサは変換利得を持てますが、スイッチング段の 1/f 雑音やローカル信号（LO）の漏れが問題になり、ミリ波では LO 分配の配線損も効きます。受動ミキサは線形性に優れるが変換利得が負（損失）になり、その損失も低 Q 整合で悪化します。

PA（電力増幅器）は送信電力と効率を司り、RF で最も設計が苦しいブロックです。要点は、PA の整合は LNA と発想が逆だということです。

LNA の整合: 雑音最小（Zopt）を狙う
PA の整合 : 出力電力・効率を最大化する「負荷牽引」整合
             共役整合ではなく、ロードライン（負荷線）に合わせる
             Ropt ≈ Vsupply / Imax 付近を狙う

効率の壁:
  CMOS は電源電圧 Vdd が低い（微細化で 1 V 前後）
    → 同じ出力電力を出すには大電流が要る
    → 配線・整合の損失が出力電力を直接削る
    → ミリ波では PA の効率（PAE）が数〜十数%に落ちやすい

対策: 電力合成（複数 PA をトランスで合成）、
      ドハティ、平衡型・差動構成で見かけの負荷を調整

PA で見落とせないのが安定性です。高利得な能動段は、帰還容量 Cgd や配線の寄生を介して入出力が結合すると発振します。安定性は**安定係数 K（ローレットの K）**で判定し、K > 1 かつ補助条件を満たせば無条件安定です。K < 1 の周波数帯があると、整合の取り方しだいで発振します。

ミリ波で顕在化する寄生・損失・低 Q

ここまでの整合・利得・効率の議論は、すべて受動素子と配線が理想的なら成り立ちます。ミリ波で崩れるのはこの前提です。周波数が上がると、これまで無視できた寄生と損失が支配的になります。

ミリ波で効いてくる損失・寄生:

  (1) 配線の寄生 L・C
      短い配線でも波長が短いので無視できない
        → 集中定数では合わず、分布定数（伝送線路）で扱う
        → 寄生 C は整合点をずらし、寄生 L は共振を生む

  (2) シリコン基板の損失
      バルク Si は低抵抗で導電性 → 電磁界が基板に漏れ
        渦電流・誘電損として消える（基板損失）
        → インダクタ・伝送線路の Q を直接下げる

  (3) 金属配線の表皮効果と抵抗
      高周波ほど電流が導体表面に偏る（表皮厚が薄い）
        → 実効抵抗が周波数とともに増加 → 損失増

  (4) 受動素子の低 Q
      上記が重なり、オンチップ・インダクタの Q は
        数〜十数程度にとどまる（外付け部品より一桁低い）
        → 整合・共振の挿入損が大きく、利得と NF と効率を削る

低 Q がなぜ致命的か。整合回路や共振負荷の挿入損は概ね Q に反比例して増えます。LNA では挿入損がそのまま NF に乗り、PA では出力電力と効率を削り、共振タンクでは選択度を落とします。配線損は RC 遅延としてデジタルでも問題ですが（/semiconductor/interconnect-rc-delay/）、RF ではさらに表皮効果と基板結合が加わって損失が増幅されます。対処は版図と素子構造の総力戦になります。

低 Q・損失への対処:

  ・パターングラウンドシールド（PGS）
      インダクタ直下に分割した接地金属を敷き、
      基板への電界結合を遮断 → 基板損失を低減、Q 改善

  ・分布定数化（伝送線路の積極利用）
      集中インダクタの代わりに伝送線路スタブで整合
        → 寄生を「設計要素」に取り込む。ミリ波の定石

  ・トランス／変成器による整合
      オンチップトランスで整合と平衡変換と電力合成を兼ねる
        → 損失の多い大インダクタを避けられる

  ・厚い上層メタル・ワイドメタルの活用
      表皮効果の効く高周波で実効抵抗を下げる

  ・コプレーナ線路・グラウンドの近接配置
      電磁界を金属で閉じ込め、基板への漏れを抑える

  ・慎重なレイアウト
      最短配線、対称差動、寄生抽出（EM シミュレーション）
        を前提に設計。版図と回路を一体で最適化する

まとめ

• RF/ミリ波 CMOS の上限は **fT（電流利得 1）と fmax（電力利得 1）**で決まる。fmax はゲート抵抗 Rg と帰還容量 Cgd で律速され、動作周波数は fmax の 1/3〜1/5 以下に収めるのが鉄則。
• LNA は最適ノイズ整合（Zopt）で NF を最小化し、抵抗を使わずソース縮退インダクタで実部整合する。整合損が NF に直加算されるため受動素子の損失が痛い。
• ミキサは変換利得・線形性・LO 漏れ、PA はロードライン整合で出力電力と効率（PAE）を狙う。CMOS は低 Vdd ゆえ効率が苦しく、安定係数 K で全帯域の発振を抑える。
• ミリ波では 配線の寄生 L・C、シリコン基板の導電損、表皮効果で受動素子の Q が一桁下がる。低 Q は整合の挿入損として NF・効率・選択度をすべて削る。
• 対処は グラウンドシールド・分布定数化（伝送線路）・トランス整合・厚い上層メタル・EM 抽出前提のレイアウト。配線を排除すべき寄生ではなく整合回路の一部として設計に取り込むのがミリ波 CMOS の流儀。