高速SerDesと等化（チャネル損失・PAM4）

なぜ高速シリアル伝送に等化が要るのか

チップ間を結ぶ高速インターフェース（PCIe、イーサネット、メモリ、チップレット間リンク）は、並列バスではなく差動1対の シリアル伝送 に集約されてきました。1対あたり数十Gbpsを送れば、ピン数とパッケージ面積を抑えつつ広帯域を稼げるからです。この送受信回路の塊が SerDes（Serializer/Deserializer） で、送信側でパラレルデータを高速シリアルへ直列化し、受信側で元へ戻します。

問題は チャネル（伝送路） です。基板の銅配線、ビア、コネクタ、パッケージ配線はローパス特性を持ち、高周波ほど大きく減衰 します。減衰の主因は導体の表皮効果（周波数の平方根に比例して抵抗が増える）と誘電体損失（周波数にほぼ比例）です。28Gbpsクラスの信号では、ナイキスト周波数（シンボルレートの半分）での挿入損失が20～40dBに達することも珍しくありません。

チャネルの周波数特性（イメージ）

  挿入損失 [dB]
   0 ┤───────╮
     │        ╲___           低周波はほぼ素通り
 -10 ┤            ╲___
     │                ╲___   高周波ほど急に落ちる
 -20 ┤                    ╲__  ← ナイキスト周波数あたりで -20dB 超
     └────────────────────────→ 周波数

高周波が削られると、立ち上がり・立ち下がりが鈍り、1つのシンボルのエネルギーが時間方向に広がって 隣のシンボルに漏れ込みます。これが 符号間干渉（ISI, Inter-Symbol Interference） です。ISIが大きいと、受信波形は「いま見ているビットの値」と「過去・未来のビットの値」が混ざり、判定すべき瞬間の上下マージンが消えてしまいます。等化はこのチャネルの逆特性をかけ、削られた高周波を持ち上げてISIを打ち消す処理です。

アイダイヤグラム ── 等化の良し悪しを一目で測る

チャネル品質と等化効果を可視化する標準ツールが アイダイヤグラム です。受信波形を1シンボル（または2シンボル）周期で重ね描きすると、ビット遷移が目（アイ）の形になります。中央に開いた空間が大きいほど、判定に使える電圧マージン（縦）とタイミングマージン（横）が広いことを意味します。

良いアイ              ISIで閉じたアイ
  ───╲   ╱───          ──╲ ╱──
      ╳        ← 大きく開口    ╳    ← ほぼ閉じる
  ───╱   ╲───          ──╱ ╲──
   開口大=マージン大        開口小=誤判定しやすい

• 縦の開口（電圧マージン） は雑音やレベル変動に対する余裕。狭いとノイズで上下を誤る。
• 横の開口（ジッタマージン） はサンプリング時刻のずれに対する余裕。狭いとクロックの揺らぎで誤る。

等化の目的は突き詰めれば「閉じたアイを開け直す」ことです。等化前は損失でほぼ閉じていた波形が、正しく調整した等化器を通すとアイが開き、判定可能になります。

三本柱の等化器 ── FFE・CTLE・DFE

実際のSerDesは1種類では足りず、送信側と受信側に複数の等化器を分担配置します。

送信側 FFE（プリエンファシス／デエンファシス）

FFE（Feed-Forward Equalizer） は送信信号に対し、現在・過去・未来のタップ（シンボル周期ごとに遅延した複製）に係数を掛けて足し合わせるFIRフィルタです。チャネルで失われる高周波を あらかじめ強調 して送る（プリエンファシス）、あるいは低周波を抑える（デエンファシス）ことで、チャネル通過後に平坦な応答へ近づけます。

3タップ FFE の出力（c は係数、d はシンボル）

  y[n] = c_pre · d[n+1] + c_main · d[n] + c_post · d[n-1]

  ・c_pre, c_post を負にして隣接シンボルを差し引き、
    立ち上がりを鋭くする（高周波を相対的に持ち上げる）
  ・送信振幅は一定なので、強調する分だけ
    メインタップの振幅は目減りする（挿入損失ペナルティ）

FFEは線形フィルタで実装が素直ですが、雑音も一緒に増幅する点と、送信振幅の総量が決まっているためメインカーソルを削って高周波を盛る点が制約です。

受信側 CTLE（連続時間リニアイコライザ）

CTLE（Continuous-Time Linear Equalizer） は受信アナログ段に置くアナログフィルタで、高域を持ち上げるピーキング特性（ハイパスに近い伝達関数）を持ちます。チャネルのローパス特性をアナログのまま打ち消すのが役割です。低消費電力でシンボルレートに依存せず広帯域を補正できますが、高域を上げると 高周波の雑音も同時に増幅 するため利得を上げ過ぎられません。

受信側 DFE（判定帰還イコライザ）

DFE（Decision-Feedback Equalizer） は等化器の主役です。すでに判定したビットの値を使い、それらが現在のサンプルに残すポストカーソルISIを 計算して差し引いてから 判定します。

DFE の判定（タップ係数 w、判定済みシンボル a_hat）

  判定入力 = サンプル[n] − ( w1·a_hat[n-1] + w2·a_hat[n-2] + … )
  a_hat[n] = slice(判定入力)        slice は閾値で値を決める関数

DFEの決定的な利点は 雑音を増幅しない ことです。FFEやCTLEは波形そのものを増幅するため雑音も増えますが、DFEは「確定済みのビット値」から逆算したISI成分だけを引くため、雑音を持ち上げません。一方で欠点もあります。判定が間違うとその誤りが帰還ループを通じて後続判定を汚す 誤り伝搬 が起き、また判定→帰還→次判定を1シンボル時間内に閉じる必要があるため、高速化に伴うタイミング設計（/semiconductor/static-timing-analysis/ に通じる臨界パスの考え方）が厳しくなります。これを緩めるため、複数判定を並行処理するアンロールド／投機的DFEが使われます。

NRZ と PAM4 ── 帯域を稼ぐ変調の選択

シンボルレートを上げればビットレートは上がりますが、ナイキスト周波数も上がってチャネル損失が急増します。そこで 1シンボルに載せる情報量 を増やすのが多値変調です。

• NRZ（PAM2） は2値（高/低）で1シンボル＝1ビット。
• PAM4 は4値で1シンボル＝2ビット。同じビットレートを 半分のシンボルレート（半分のナイキスト周波数）で送れるため、チャネル損失を大幅に軽減できます。

NRZ（2値）       PAM4（4値, 1シンボル2ビット）
  ─── 1            ─── 11
                   ─── 10
  ─── 0            ─── 01
                   ─── 00
  目は1段          目は縦に3段（アイが3つ）

PAM4は帯域を稼ぐ強力な手ですが、代償が大きい変調です。同じ振幅範囲を4レベルに分けるため、隣接レベルの間隔はNRZの 約3分の1 になります。アイの縦開口が3分の1になるということは、レベル間の信号対雑音比（SNR）が約9.5dB劣化することを意味します。

PAM4特有の課題として、4レベルの間隔が不均一になる レベル非線形性 があり、これを補正するため各レベルに別々のスライス閾値を割り当てたり、FFEのタップでレベルを整える工夫が要ります。

CDR とビット誤り率 ── 正しい瞬間に判定する

等化でアイを開いても、いつサンプリングするか が外れればマージンを使い切れません。SerDesはクロック線を別に引かず、受信データのエッジ遷移から自前でクロックを復元します。これを担うのが CDR（Clock and Data Recovery） です。

CDRは位相検出器（受信エッジとサンプリングクロックの位相差を検出）、ループフィルタ、電圧制御発振器（または位相補間器）からなるフィードバックループで、サンプリング点をアイの 中央 に追従させ続けます。代表的なBang-Bang型位相検出器は「エッジが早いか遅いか」だけを返し、その符号でクロック位相を少しずつ寄せます。CDRの追従が悪いと、サンプリング点がアイ中央からずれ、横方向のジッタマージンを食いつぶして誤判定が増えます。

最終的な品質指標が ビット誤り率（BER, Bit Error Rate） で、送ったビットに対し誤って受信した割合です。高速リンクでは 10^-12（1兆ビットに1誤り）以下が一つの目安で、PAM4のように生BERがこれに届かない場合は FEC（前方誤り訂正） を被せて訂正後BERを規格値まで下げます。

BER を決める主因（ざっくり）

  BER ↓ にしたい
    ・アイ縦開口が大きい  ← 等化が効いている／PAM4より NRZ
    ・アイ横開口が大きい  ← ジッタが小さい／CDR が中央に追従
    ・SNR が高い          ← 雑音・クロストークが小さい
  PAM4 は縦開口が不利 → FEC で訂正後 BER を確保

設計現場では、横軸にサンプリング位相、縦軸に判定閾値を振ってBERを測る BERバスタブ（バスタブカーブ） や統計アイで、温度・電圧・チャネルばらつきに対するマージンを定量化します。等化係数（FFE/CTLE/DFEのタップ）の最適値はチャネルごとに違うため、リンク確立時に アダプテーション（自動適応） で探索・追従するのが一般的です。

まとめ

• 高速チャネルは高周波ほど減衰し、シンボルが互いに滲む ISI でアイが閉じる。これを開け直すのが 等化 で、効果は アイダイヤグラム の縦横の開口で測る。
• 等化は送信側 FFE（高周波を事前強調）、受信側 CTLE（アナログで高域ピーキング）、受信側 DFE（判定済みビットからポストカーソルISIを差し引く非線形帰還）の三本柱。DFEだけが雑音を増幅せずに効くが、消せるのはポストカーソルISIのみで誤り伝搬とタイミング制約を抱える。
• PAM4 は1シンボル2ビットでナイキスト周波数を半減しチャネル損失を緩和するが、レベル間隔が3分の1になり SNR が約9.5dB劣化、等化精度とリニアリティの要求が跳ね上がる。
• CDR がサンプリング点をアイ中央へ追従させ、最終品質は BER で評価する。PAM4の生BERは FEC で訂正後に規格値へ落とす。等化係数はチャネルごとにアダプテーションで最適化する。
• これらの信号品質設計は、チップレット間リンク（/semiconductor/chiplet-interconnect/）や広帯域メモリ（/semiconductor/hbm-wide-io/）、先端パッケージの短距離・広帯域配線（/semiconductor/advanced-packaging-principles/）と一体で、現代の「配線律速」時代（/semiconductor/interconnect-rc-delay/）を支える中核技術である。