バックサイド給電（PowerVia・BSPDN）

なぜ電源を「裏」へ回すのか

チップは長らく、トランジスタの上に信号配線と電源配線をいっしょくたに積み上げてきました。前工程（FEOL）で作ったトランジスタの上へ、後工程（BEOL）で十数層の金属配線を重ねる構造です（/semiconductor/interconnect-rc-delay/）。この多層配線は、ロジックをつなぐ 信号配線 と、各セルへ電力を届ける 電源網（パワーグリッド） の両方を同じ「表面（フロントサイド）」に同居させてきました。

問題は、この二者が同じ配線資源を奪い合うことです。電源網は大電流を流すため太く・低抵抗でなければならず、面積を大きく食います。一方の信号配線は微細化で本数が爆発的に増え、敷く場所がいくらあっても足りません。バックサイド給電（BSPDN, Backside Power Delivery Network） は、この電源網だけをウェハの 裏面 へ丸ごと移し、表面を信号専用に解放する構造変革です。

二つの課題を一手で解く ── IRドロップと配線混雑

BSPDNが評価されるのは、別物に見える二つの課題を同時に解くからです。

第一に IRドロップの低減。 電源配線には抵抗があり、電流 I が流れると V = I × R ぶんの電圧降下が生じます。これがIRドロップで、トランジスタに届く実効電源電圧を下げ、回路を遅くしたり誤動作させたりします。従来は電源を細い局所配線層まで何段も下ろす必要があり、経路の抵抗 R が大きくIRドロップが嵩みました。裏面なら配線層の制約から自由になり、太く低抵抗の電源配線をトランジスタの直下に敷ける。経路が短く太くなり、IRドロップが大幅に下がります。

第二に配線混雑（ルーティング資源）の緩和。 電源網を裏面へ退かすと、表面のBEOLは丸ごと信号配線に使えます。これは見かけ上、信号用の配線層が増えたのと同じ効果を持ちます。

電源網が表面を占める割合（概念）

  従来（フロントサイド給電）
    表面BEOL = 信号配線 + 電源網
      → 電源網が下層トラックの 1〜2 割を占有
      → 信号はその隙間を縫って配線

  BSPDN（裏面給電）
    表面BEOL = 信号配線のみ
    裏面     = 電源網のみ
      → 表面の配線トラックを信号がフル活用
      → 同じ面積でより多くの信号を通せる

実現の鍵 ── ナノTSVと裏面研磨

裏面から電源を供給するには、ウェハの裏側からトランジスタの直下まで電気的に貫通する必要があります。ここで使うのが微細な TSV（Through-Silicon Via, シリコン貫通ビア） で、BSPDN用のものは特に小径なため ナノTSV とも呼ばれます。ただし普通のTSVは数µm径と太く、トランジスタの真下を貫くには大きすぎます。BSPDNでは、貫通距離そのものを劇的に短くする工夫が前提になります。

裏面給電の製造フロー（概念）

  1. 表面側でトランジスタ(FEOL)と信号配線(BEOL)を通常通り作る
  2. ウェハを上下反転し、キャリア基板へ貼り合わせる
  3. 裏面のシリコンを研磨（CMP）で削り、数百nm厚まで薄化
       → 元の数百µmを千分の一近くまで薄くする
  4. 薄くなった裏面からナノTSVを掘り、表面の電源接点へ到達
  5. 裏面に太い電源配線層（パワーグリッド）を形成

決定的なのは手順3の 裏面研磨（ウェハ薄化） です。シリコンを薄くするほどナノTSVの貫通距離が短くなり、細径化できます。ある実装ではトランジスタを作るシリコン層の厚みそのものを電源接点に利用し、貫通距離をトランジスタ直下まで詰めます。

PowerViaの位置づけ ── BSPDNの量産実装

BSPDNは概念であり、各社が固有の実装名で量産化を進めています。Intelの PowerVia はその代表例で、裏面給電を先端ロジック世代へ載せた最初期の量産技術として知られます。PowerViaの特徴は、電源接点をトランジスタの直下（セルの裏側）へ直接つなぐ点にあり、裏面の太い電源網からナノTSV相当のコンタクトでセルへ給電します。

BSPDNは新トランジスタ構造と組み合わせて効果が増します。GAA（ゲートオールアラウンド）ナノシートのように表面側を信号制御に集中させたい構造（/semiconductor/finfet-gaa/）では、電源を裏へ退ける利得が大きくなります。各社の世代計画では、GAA世代とBSPDN世代を近接させて投入するロードマップが一般的です。

まとめ

• 従来チップは電源網と信号配線を同じ表面（BEOL）に同居させ、太い電源配線が信号のルーティング資源を奪い、長い給電経路がIRドロップを生んでいた。
• BSPDN は電源網だけをウェハ裏面へ移す構造変革で、IRドロップ低減（裏面に太く低抵抗の電源を直下に敷ける）と 配線混雑の緩和（表面が信号専用になる）を一手で同時に解く。
• 実現にはウェハを数百nmまで削る 裏面研磨 と、トランジスタ直下へ届く ナノTSV が要で、ウェハの脆弱化・貼り合わせ精度・放熱という製造課題を伴う。
• Intelの PowerVia はBSPDNを量産世代へ載せた代表的実装で、GAAなど新トランジスタ構造（/semiconductor/finfet-gaa/）と組み合わせて電力配分の制約（/semiconductor/power-wall/）を緩める切り札と位置づけられる。