ハイブリッドボンディングと微細バンプの系統

なぜ「接合ピッチ」が系統の主軸なのか

3D積層（/semiconductor/advanced-packaging-principles/）でダイ同士を縦に結ぶとき、性能を決めるのは接合ピッチ——隣り合う接続点（バンプやパッド）の中心間距離です。ピッチが細いほど同じ面積に多くのI/Oを詰められ、1本あたりの配線が短くなる。これが帯域密度（単位面積あたりに通せる帯域、GB/s/mm²）を直接押し上げます。

ダイ間接合の歴史は、この接合ピッチを百µm級から1µm前後へと2桁縮めてきた系統として整理できます。各世代は「どうやって2つの金属面を機械的・電気的につなぐか」で分岐し、前世代の限界が次世代を生みました。以下、年代と分岐で辿ります。

系統の出発点 ── C4はんだバンプ（1960年代〜）

最初の主流が C4（Controlled Collapse Chip Connection）、いわゆるはんだバンプです。ダイのパッド上にはんだボールを並べ、ダイを反転（フリップチップ）して基板に乗せ、リフロー（加熱溶融）で一括接合します。

   [ ダイ（パッド面を下へ反転）]
    ●  ●  ●  ●   ← はんだボール（溶融して接合）
   [    基板/インターポーザ    ]

   ピッチ ≒ 100〜150µm、後にC2(銅ピラー)で 40〜50µm へ

利点は**自己整合（セルフアライメント）**です。溶融はんだの表面張力がダイをパッド中心へ引き寄せるため、多少の置きずれを吸収できます。製造が枯れて安価。ただしはんだは溶けて潰れるため、ピッチを詰めると隣と短絡（ブリッジ）しやすく、100µm級が実用下限でした。電流密度が上がるとはんだ中で原子が流される現象（/semiconductor/electromigration-beol-limits/）も、微細はんだの寿命を縛ります。

第一の分岐 ── 銅ピラー＋マイクロバンプ（2000年代〜）

ピッチを詰めるには「溶けて広がる」性質を抑える必要がある。そこで分岐したのが**銅ピラー（Cuピラー）**です。はんだの代わりに銅の柱を立て、先端に薄いはんだ（キャップ）だけを残す。柱が潰れないので、隣との間隔を保ったままピッチを 40〜50µm へ縮められます。

3D積層でダイ同士を直接重ねる用途では、これをさらに小さくしたマイクロバンプが使われ、**熱圧着（TCB：Thermo-Compression Bonding）**で接合します。ダイを正確に位置合わせし、加圧しながら局所加熱してはんだを溶かし固める方式です。

   [ 上ダイ ]
    ‖ ‖ ‖    ← Cuピラー + 微小はんだキャップ
   [ 下ダイ ]
   隙間はアンダーフィル樹脂で充填（応力緩和・保護）

   マイクロバンプ ピッチ ≒ 10〜40µm

ただし約10µmが熱圧着の壁です。理由は3つ。第一に、ピラー間に充填するアンダーフィル樹脂が細い隙間に流れ込めなくなる。第二に、微小はんだ中の銅とスズが反応してできる金属間化合物（IMC）の体積比が増え、機械的に脆くなる。第三に、はんだは依然として溶融体なので、ピッチ限界では位置精度と短絡が再び効いてきます。

系統の合流点 ── Cu-Cuハイブリッドボンディング（2010年代後半〜）

10µmの壁を越えるには、発想を変えてはんだそのものを捨てるしかありません。そこで到達したのが Cu-Cuハイブリッドボンディングです。「ハイブリッド」とは、1つの平面上で誘電体（絶縁膜）と銅パッドを同時に接合する——2種の接合を併用する意味です。

工程の核心は次の順序にあります。バンプもアンダーフィルも存在せず、2枚の平坦面を直接貼り合わせます。

1. 表面準備 : 各ダイ面を CMP で原子レベルに平坦化し、銅パッドを誘電体に
              わずかに「窪ませて（リセス）」おく。表面を活性化・洗浄。
2. 誘電体接合: 2面を常温で密着 → 誘電体（SiCN等）同士がファンデルワールス
              力で即座に接着し、機械強度を確保（位置合わせはこの時点で固定）。
3. アニール  : 加熱すると銅が誘電体より大きく熱膨張し、窪みを埋めて互いに
              押し合う。固相拡散で銅原子が界面を越え、Cu-Cu が一体化。

ポイントは「先に誘電体で固め、後から銅をつなぐ」二段構えです。誘電体が常温で先に接合して位置を固定するため、はんだのような溶融も樹脂充填も不要。銅は溶かさず、固体のまま拡散接合する。これにより接合ピッチを 1µm前後（サブµmへ向かう）まで詰められ、マイクロバンプ比で接合密度を100倍以上に高められます。

世代の対比

微細化が稼ぐもの、突き当たる限界

接合ピッチを縮める利得は明快です。第一にI/O数——同じ面積に並ぶ接続点が増え、ダイ間をワイドに結べる。第二に配線長——接続点が密で近いほど1本が短く、寄生容量が減って1ビットあたりエネルギー（pJ/bit）が下がる。この2つが帯域密度を押し上げ、HBM（/semiconductor/hbm-wide-io/）のような超ワイドメモリや、ロジック同士の高密度結合を成立させます。

しかし系統は3つの限界へ収束します。

• 表面の完全性：ハイブリッドボンディングは原子レベルの密着が前提です。平坦度がµm未満の凹凸でも、清浄度がパーティクル1個でもボイドや非接合を生む。歩留まりは表面の質に直結します。
• 位置合わせ精度：ピッチ1µmで確実につなぐには、重ね合わせ誤差（オーバーレイ）をその数分の1に抑える必要があり、はんだの自己整合という「逃げ」がもう使えません。
• 積層発熱：ピッチが細く段数が増えるほど、発熱源が薄い積層体に密集します。下段の熱が上段に閉じ込められ放熱経路が伸びるため、何をどこに積むか（発熱の大きいロジックは1段に留め、メモリを積む等）が物理的に制約されます。

まとめ

• ダイ間接合の系統は接合ピッチを百µm級から1µm前後へ2桁縮める流れで、各世代は前世代のピッチ限界を破るために分岐した。
• C4はんだバンプ（自己整合・約100µm）→銅ピラー/マイクロバンプ（熱圧着・10〜40µm、約10µmの壁）→Cu-Cuハイブリッドボンディング（直接接合・1µm前後）が骨格。
• ハイブリッドボンディングは誘電体を常温で先に接合して位置を固定し、加熱で銅を固相拡散させる二段構えで、はんだもアンダーフィルも使わずに接合密度を100倍以上に高める。
• 微細化はI/O数と短配線で帯域密度を稼ぐ一方、表面の完全性・位置合わせ精度・積層発熱という限界に収束し、自己整合という安全網を失った点が質的な転換点となる。