結晶成長とエピタキシ（CZ・FZ・選択エピ）

なぜ「巨大な1個の結晶」が要るのか

トランジスタは原子が規則正しく並んだ単結晶シリコンの上に作られます。多結晶やアモルファスでは粒界や乱れがキャリアを散乱・トラップし、移動度もしきい値も場所ごとにばらつくため、再現性のあるデバイスになりません。バンド構造とキャリアの議論（/semiconductor/band-theory-carriers/）が成立する前提が、まさにこの長距離秩序です。したがって製造の出発点は、直径300mmのウェハ全面が結晶方位の揃ったひとつの結晶であること。これをどう作るかが結晶成長の課題です。

チョクラルスキー（CZ）法 ── 融液から引き上げる

量産インゴットの大半はチョクラルスキー（Czochralski, CZ）法で育てられます。石英坩堝の中で高純度多結晶シリコンを約1414℃で溶かし、融点直上に保った融液に**種結晶（seed）**を浸し、回転させながらゆっくり引き上げます。

CZ法の流れ:

  種結晶を融液に接触 → 細く絞る(ネッキング)で転位を抜く
    → 肩を広げて目標径へ → 一定径で胴を引き上げ(ボディ成長)
    → 引上げ速度と温度勾配で固液界面の成長を制御
  種・坩堝を逆回転させ融液を撹拌し、温度と濃度を均一化

ここで核心は固液界面です。融液から原子が種結晶の格子位置に取り込まれて結晶が伸びるため、潜熱の排出（界面から種側へ熱を逃がす）と引上げ速度のバランスで直径と成長速度が決まります。引上げ初期に種を細く絞るネッキングは、種に残る転位を結晶表面へ逃がして無転位状態を作るための工程で、CZインゴットが事実上転位密度ゼロで育つ鍵です。

フローティングゾーン（FZ）法 ── 坩堝を使わない

フローティングゾーン（Floating Zone, FZ）法は坩堝を使いません。垂直に立てた多結晶ロッドの一部を高周波コイルで局所的に溶かし、表面張力で支えた**溶融帯（ゾーン）**を上下にゆっくり移動させて、種結晶側から順に単結晶へ再凝固させます。

融液が容器に触れないため、CZのような坩堝由来の酸素や金属汚染が入らず、超高純度・低酸素の結晶が得られます。さらに溶融帯を繰り返し通過させる**帯溶融（ゾーンリファイニング）**は、不純物の偏析（溶融帯に不純物が濃化して掃き集められる）を利用して純度をさらに上げられます。一方で坩堝で支えない分、大口径化が難しく、コストも高いため、用途は高耐圧パワーデバイスや高純度が要る検出器などに限られます。

エピタキシ ── 下地の方位を引き継いで積む

CZ/FZがバルク結晶を作るのに対し、エピタキシ（epitaxy）はすでにある結晶ウェハの上に、その結晶方位を引き継いだ薄い単結晶層を新たに成長させる手法です（epi＝上に、taxis＝配列）。下地と同じ材料を積むホモエピタキシ（Si on Si）と、異種材料を積むヘテロエピタキシ（SiGe on Si 等）があります。

実用上の主流は**気相エピタキシ（CVD）**で、SiH4 や SiH2Cl2（ジクロロシラン）などの原料ガスを高温のウェハ表面で分解し、放出されたSi原子が下地の格子位置に整列して取り込まれます。成長は表面反応律速か原料供給律速かで温度依存が変わり、温度・分圧・ガス流量で膜厚と組成、ドーピングを制御します。エピ層は下地より欠陥が少なく、抵抗率（ドーピング）を下地と独立に設計できるため、ラッチアップ耐性を上げるエピ基板などに使われます。

選択エピと歪みSiGe ── 性能を底上げする

最先端では、エピを選択的に行います。**選択エピタキシャル成長（SEG）**は、絶縁膜（SiO2/SiN）の上には核生成させず、Siが露出した面にだけ単結晶を成長させる技術です。HCl を同時に流すと、絶縁膜上に偶発的に付いた核がエッチングで除去され、Si面上の成長だけが残る、という選択性が成立します。

これを使う代表例がSiGeソース/ドレインです。pMOSのソース/ドレイン領域をリセス（掘り込み）し、そこにSiGeを選択エピで埋め込みます。GeはSiより格子定数が大きいため、埋め込まれたSiGeがチャネルを横方向に圧縮し、正孔移動度を高めます。これが歪みシリコン技術（/semiconductor/strained-silicon/）の中核で、追加の物理ではなく結晶工学でトランジスタ性能を引き上げています。

SiGe埋め込みソース/ドレイン:

  Si露出  ┌── ゲート ──┐  Si露出
  ┌──────┐│  チャネル  │┌──────┐
  │ SiGe │└───────────┘│ SiGe │   ← 選択エピで成長
  └──────┘ ←圧縮  圧縮→ └──────┘
   Geの大きい格子 → チャネルを圧縮 → 正孔移動度↑

もうひとつが隆起ソース/ドレイン（raised S/D）です。微細トランジスタではソース/ドレインの拡散層が浅く、シリサイドを載せると接合に達して漏れる恐れがあります。そこで選択エピでS/D上にSiを盛り上げ、シリサイド化の余裕と断面積を稼いで寄生抵抗を下げます。FinFETやGAA（/semiconductor/finfet-gaa/）では、フィンやナノシートの端でエピを成長・合体させてS/Dを形成するのが標準で、選択エピは現代トランジスタに不可欠です。

まとめ

• デバイスは長距離秩序を持つ単結晶上にしか成立しない。出発点はウェハ全面を方位の揃ったひとつの結晶にすること。
• CZ法は坩堝の融液から種結晶を回しながら引き上げる量産法。ネッキングで無転位化するが、坩堝由来の酸素を含む。
• FZ法は坩堝を使わず溶融帯を移動させるため超高純度・低酸素。帯溶融で精製もできるが大口径化が難しく、パワー素子向け。
• エピタキシは下地の方位を引き継いで新たな単結晶層をCVDで積む手法。イオン注入後の固相エピタキシとは別物。
• 選択エピは絶縁膜上に核生成させずSi面だけに成長させる。SiGe埋め込みS/Dでチャネルに歪みを与え、隆起S/Dで寄生抵抗を下げる。臨界膜厚を超えると転位が入るため、Ge濃度と膜厚の管理が欠陥制御の肝。