オーバーレイ・アライメントと露光精度
層がほんの数nmずれるだけで配線が外れチップが死ぬ理由が原理から分かります。アライメントマーク計測から高次格子補正、EUVで逼迫するオーバーレイ予算までを一気に押さえられます。
- 1.オーバーレイは層間の重ね合わせ誤差で、ビアやコンタクトの接続を律速するため、CD(線幅)と並んで歩留まりを直接左右します。
- 2.ステッパはウェーハ上のアライメントマークを回折光で計測し、並進・回転・倍率・直交度などのグローバル格子モデルに当てはめてショットを補正します。
- 3.残差を消すには場所ごとに異なる歪みへ対応する高次補正が要り、EUV世代ではオーバーレイ予算がCDの1/5以下まで逼迫します。
オーバーレイとは何で、なぜ致命的か
チップは1層では完成しません。トランジスタ層の上に配線層、その上にビア層…と数十層を順に積み、各層を露光で焼き重ねていきます。このとき今焼く層が、すでにウェーハ上にある下層に対してどれだけ正確に重なっているかを表すのがオーバーレイ(overlay、重ね合わせ誤差)です。線幅そのものの精度を表すCD(/semiconductor/photolithography/で扱う CD = k1*λ/NA の値)とは別軸の指標で、両者は独立に効きます。
なぜ致命的か。例えば上層の配線と下層の配線をつなぐビアは、両方の配線が重なる領域にしか開けられません。オーバーレイがずれると、ビアが下層配線の縁にかかる(コンタクト面積が減って抵抗が上がる)か、最悪は外れてオープン不良になります。隣の配線に寄ればショート不良です。つまりオーバーレイ誤差は、CDが完璧でも接続そのものを壊すため、欠陥密度(/semiconductor/yield-defect-density/)を直接押し上げる律速要因になります。
CDは「線が設計幅どおりの太さか」、overlayは「層がどれだけ正しい位置に乗ったか」です。CDが完璧な美しい線でも、層ごと横にずれれば全ビアが外れます。先端ノードではこの2つを別々に予算管理し、それぞれ別の計測器・別の補正系で追い込みます。
アライメントマークと計測の原理
ステッパ(縮小投影露光機)は、露光のたびにウェーハの「今どこにあるか」を物理的に測り直します。基準になるのが、過去の層で一緒に焼き込んだアライメントマークです。多くは数百nm周期の回折格子をマーク化したもので、製品パターンには使わないスクライブライン(ダイの隙間)に配置します。
計測はマークに光を当て、回折光の位相や強度から格子の中心位置をサブnm精度で割り出す方式が主流です。単純な像のエッジ検出ではなく回折を使うのは、レジストや成膜でマークが覆われ像がぼけても、格子の周期性は残るため位置を高精度に取り出せるからです。
アライメント計測の流れ(概念)
1. 下層のアライメントマーク(回折格子)に計測光を照射
2. ±1次回折光を検出し、その位相差から格子の絶対位置を算出
3. ウェーハ上の複数マークについて (x, y) 実測値を取得
4. 実測位置 vs 設計位置 のズレ集合をモデルへ渡す(次節)
ここで重要なのは、ステッパが全マークを測るわけではない点です。1枚に数十〜数百あるショットを全部計測すると遅すぎるため、ウェーハ全体から代表マークだけをサンプリングして測り、残りはモデルで内挿します。だから計測点の選び方と、次に述べるモデルの当てはめが精度を決めます。
グローバル格子補正 ── 1次のモデルで全体を合わせる
サンプリングしたマークの実測ズレを、ステッパはウェーハ全体に共通する変形パラメータへ最小二乗で当てはめます。この「ウェーハ単位でかかる規則的な歪み」を表すのがグローバル格子モデルで、基本は次の1次(線形)項からなります。
| パラメータ | 意味 | 主な発生源 |
|---|---|---|
| 並進 (Tx, Ty) | ウェーハ全体が x/y にずれる | ロードの位置決め誤差 |
| 回転 (θ) | 格子全体が微小に回る | ウェーハ載置の回転ずれ |
| 倍率 (Mx, My) | 格子が等方/異方に伸縮 | 膜応力・熱によるウェーハ伸縮 |
| 直交度 (非直交) | x軸とy軸が直角からずれる | ステージ・前工程の歪み |
1次(線形)の格子モデル(概念式)
dx = Tx + (Mx)*X - θ*Y
dy = Ty + θ*X + (My)*Y
X, Y : ウェーハ上の設計座標
dx, dy : その点で補正すべき位置ずれ
ステッパは推定したパラメータをもとに、ショットごとに照射位置・ステージ移動・場合によっては投影倍率を微調整します。倍率項が入るのは、配線の膜応力や熱処理でウェーハ自体がわずかに伸び縮みし、下層の格子が設計から等方・異方にスケールしてしまうためです。ウェーハが伸びているなら、上層もその伸びに合わせて焼くのがオーバーレイの基本思想です。
オーバーレイはあくまで相対量です。狙うべきは「絶対的に正しい座標」ではなく「直下の層と同じ位置」。前層が応力で歪んでいるなら、その歪みを写し取って重ねるのが正解で、設計座標どおりに焼くとかえってずれます。アライメントが過去の層のマークを基準にするのはこのためです。
高次補正 ── 場所ごとに違う歪みを消す
1次モデルは「ウェーハ全体に一様な伸び・回転」しか表せません。ところが実際の歪みは場所によって向きも量も違う非線形成分を含みます。代表例が、成膜やCMP(化学機械研磨)でウェーハが面内不均一に反る歪み、ステージや投影系の系統誤差、そして放射状(中心と外周で量が変わる)成分です。これらは1次の Tx, θ, M… をどう調整しても消えず、残差として残ります。
そこで使うのが高次補正です。考え方は2系統あります。
- HOWA(高次ウェーハ補正): グローバルモデルにX・Yの2次・3次などの多項式項を足し、ウェーハ面内の緩やかな非線形歪みを表現する。計測点を増やしてより高次の項まで安定に推定できるようにする。
- CPE / フィールド内補正: 1つの露光ショット(フィールド)の内側で起きる歪みを、ショット単位で別個に補正する。フィールド内の倍率・回転・台形歪みまで個別最適化し、ショットごとに投影系やステージを微動させる。
補正の階層(粗→細)
グローバル1次 : ウェーハ全体の Tx,Ty,θ,M,直交度
↓ 残差
高次ウェーハ補正 : 面内の2次・3次など緩やかな非線形
↓ 残差
フィールド内補正 : 1ショット内部の倍率・回転・台形歪み
↓ 残差
真のランダム成分 : モデルで表せない揺らぎ(消せない下限)
ここに原理的な限界があります。補正はあくまで規則的(系統的)な歪みにしか効きません。マーク計測ノイズやレジストの局所揺らぎのような真にランダムな成分は、どれだけ高次の項を足しても残ります。高次補正の本質は「系統成分をモデルで吸い上げ、残るランダム成分の比率を下げる」ことであり、ゼロにする技術ではない、という理解が核心です。
EUV世代のオーバーレイ予算逼迫
オーバーレイがどこまで許されるかは**予算(budget)**として配分されます。経験則として、許容オーバーレイは加工寸法のおおむね20%前後、つまりCDの1/5程度が目安です。CDが微細化すれば、許容オーバーレイも同じ割合で縮みます。
EUV(/semiconductor/euv-lithography/)でCDが一段細くなると、この予算は一気に逼迫します。さらにEUV固有の事情が予算を食います。
| 要因 | オーバーレイへの影響 |
|---|---|
| 反射型マスクの斜入射(約6度) | マスク非平坦性が影として位置ずれに化け、フィールド内歪みを増やす |
| EUVマスクの面外うねり | 数十nm級の凹凸が投影でnm級の横ずれに変換される |
| 新規装置と既存DUV層の混在 | EUV層とDUV層の機差(machine-to-machine)が層間オーバーレイに上乗せ |
| 薄レジスト・低線量 | アライメントマーク信号が弱り計測ノイズが増える |
決定的なのがマルチパターニングとの相互作用です。1層を複数回の露光に分けるLELE型マルチパターニング(/semiconductor/resolution-enhancement/)では、分割した露光どうしのオーバーレイが、そのまま最終的な線幅・間隔のばらつきに化けます。露光回数が増えるほど誤差が累積するため、オーバーレイ予算は「下層への合わせ」と「同一層内の分割露光どうしの合わせ」の両方に配分しなければなりません。
かつてオーバーレイはCDの「おまけ」でしたが、EUVと多重露光の世代では独立した律速要因です。EUVでCDの絶対値が縮み、予算がCDの1/5以下、実効的に1nm前後の管理が要る領域に入ると、装置の機差・マスクのうねり・計測ノイズといった、従来は無視できた成分まで予算を食い尽くします。歩留まりを語るとき、EUV世代では「CDが出たか」と同じ重さで「オーバーレイが予算内か」を問う必要があります。
まとめ
- オーバーレイは層間の重ね合わせ誤差で、ビアやコンタクトの接続を壊すため、CDとは独立に歩留まりを律速する。
- ステッパは前層のアライメントマーク(回折格子)を回折光で計測し、実測ズレを並進・回転・倍率・直交度のグローバル格子モデルへ当てはめてショットを補正する。
- 1次モデルで取り切れない非線形・フィールド内の系統歪みは、高次ウェーハ補正やフィールド内補正で消す。ただし真のランダム成分は残る。
- 許容オーバーレイはおおむねCDの1/5。EUVと多重露光の世代では、斜入射・マスクうねり・機差・分割露光の累積が重なり予算が逼迫する。
- 露光の基礎は /semiconductor/photolithography/、波長を縮める道は /semiconductor/euv-lithography/、解像の打ち手は /semiconductor/resolution-enhancement/ も参照。
半導体 Article
オーバーレイ・アライメントと露光精度を実務で読む
TL;DRは入口です。実際に選ぶ・使う段階では、何を解決するか、何と比較するか、導入後にどこで詰まるかまで見る必要があります。
解決すること
オーバーレイ
比較で見る軸
難易度: advanced / カテゴリ: 半導体 / タグ数: 5
導入後に効く点
ステッパはウェーハ上のアライメントマークを回折光で計測し、並進・回転・倍率・直交度などのグローバル格子モデルに当てはめてショットを補正します。
先に潰すリスク
用語だけ覚えても、設計・実装・運用でどこに効くかを確認しないと判断を誤る。
- 難易度
- advanced
- カテゴリ
- 半導体
- タグ数
- 5
判断チェックリスト
- 自社の用途が「オーバーレイ / アライメント」に近いか確認する。
- 強みである「オーバーレイは層間の重ね合わせ誤差で、ビアやコンタクトの接続を律速するため、CD(線幅)と並んで歩留まりを直接左右します。」が本当に評価軸になるか確認する。
- 注意点の「用語だけ覚えても、設計・実装・運用でどこに効くかを確認しないと判断を誤る。」を運用で吸収できるか確認する。
- 公開値や仕様値は、対象プラン・対象機種・対象リージョンまで確認する。
- 既存システム、ID、ネットワーク、監視、バックアップとの接続方法を先に洗い出す。
- 小さく試してから、本番移行、権限設計、障害時手順、コスト監視を決める。