DFM/DRCとデザインルール・OPC連携

DRCとDFMは「合否」と「最適化」で役割が違う

レイアウトは論理回路を製造可能な幾何形状（マスクの図形）へ落とした最終成果物です。ここには2層のチェックが掛かります。ひとつが DRC（Design Rule Check、デザインルールチェック）で、もうひとつが DFM（Design for Manufacturability、製造容易化設計）です。両者はよく一緒に語られますが、性質はまったく違います。

DRC は製造プロセスが破綻しない最小限界を不等式で表した、硬い合否判定です。たとえば「金属の最小線幅は W 以上」「隣接金属の最小間隔は S 以上」「コンタクトを覆う金属の囲み（enclosure）は E 以上」。これらを1つでも破ると、リソグラフィやエッチングがそのパターンを再現できず、マスクすら切れません。DRC はパス/フェイルの世界で、グレーはありません。

DFM はその先です。DRC を満たしたレイアウトの中から、より歩留まりが高くなる形を選ぶ確率的な最適化です。DRC をぎりぎりで通したレイアウトと、余裕を持たせたレイアウトは、どちらも合法ですが歩留まりは違います。DFM はこの差を埋めます。

デザインルールはなぜその値になるのか

デザインルールの各数値は恣意的ではなく、リソグラフィ・エッチング・合わせずれ（オーバーレイ）の物理から逆算されます。代表的なルールを整理します。

たとえば囲み（enclosure）が必要なのは、上下2層を別々の露光で焼く以上、必ず合わせずれが残るからです。許容オーバーレイ量を見込んで余白を取らなければ、ずれた瞬間にコンタクトが金属からはみ出し断線します。密度ルールは /semiconductor/cmp-planarization/ と直結しており、金属が疎な領域は研磨で過剰に削れて段差ができるため、ダミーメタルを埋めて占有率を一定範囲に収めます。つまりデザインルールは、製造各工程の物理的な余裕を幾何制約に翻訳した表なのです。

なお先端ノードでは、線幅・間隔を個別に指定する従来ルールでは足りず、「同じピッチの線が規則正しく並ぶ」ことを前提にした制限付きデザインルール（RDR、Restricted Design Rules）へ移行しています。グリッド上の一定方向・一定ピッチしか許さない代わりに、OPC とプロセスが扱いやすい規則的なパターンだけを生成させる発想です。

DFMの核心1 ── 臨界面積を減らす

DFM が歩留まりに効く最大のメカニズムが臨界面積（critical area）の低減です。歩留まりは致命欠陥密度とダイ面積で決まりますが（原理は /semiconductor/yield-defect-density/）、致命欠陥になるかどうかはレイアウトの形に依存します。

臨界面積とは、ある大きさの異物（パーティクル）が落ちたときに、実際に短絡や断線を引き起こす領域の面積です。同じ欠陥密度でも、臨界面積が小さいレイアウトほど故障確率が下がります。

短絡（ブリッジ）の臨界面積:
  隣接2本の配線が間隔 s で走るとき、
  直径 d ( d が s 以上 ) の導電異物が「両方の線に同時に触れる位置」に
  落ちると短絡する。その位置の取りうる面積が臨界面積。
  → 間隔 s を広げるほど、両線に届く異物の最小径が大きくなり
    （大きい異物は数が少ない）、臨界面積が縮む。

断線（オープン）の臨界面積:
  幅 w の配線上に、絶縁異物や欠け（穴）が線を分断する位置に落ちると断線。
  → 線幅 w を広げるほど、分断に必要な欠陥径が大きくなり臨界面積が縮む。

ここに DFM の具体策が乗ります。wire spreading（混んでいない領域で配線間隔を設計値より広げる）、wire widening（クリティカルでない配線を太らせる）、via doubling / redundant via（1本のビアを冗長化し、片方が欠けても導通を保つ）。いずれも DRC は満たしたまま、臨界面積だけを下げて歩留まりを稼ぐ操作です。

DFMの核心2 ── パターン規則性とプロセスばらつき

もうひとつの柱が**パターンの規則性（regularity）**です。リソグラフィの仕上がりは、近接する図形の密度・向き・ピッチに敏感です。孤立した線と密集した線では、同じ設計幅でも露光後の寸法（CD）が変わります（光近接効果）。OPC はこれを補正しますが、補正には限界があり、レイアウトが不規則なほど補正残差が増えます。

そこで DFM は、できるだけ同じ向き・同じピッチ・同じ幅の図形を規則的に並べることを推奨します。規則的なパターンは、

• 同じ照明条件（オフアクシス照明）で全図形のコントラストとフォーカス余裕を最適化しやすい
• OPC の補正量が場所によらず一定に近づき、補正残差（CD ばらつき）が小さくなる
• マルチパターニングの色分け（後述）が成立しやすい

という三重の利点を持ちます。先端ノードで配線層が「単一方向（unidirectional）」、すなわち各層は縦か横かどちらか一方向のみ、という制約を取るのはこのためです。方向が混ざるとピッチが乱れ、規則性が崩れます。規則性の追求は /semiconductor/standard-cell-library/ のセル設計段階から始まり、配置配線（/semiconductor/place-and-route/）のトラック構造まで一貫しています。

OPC・マルチパターニングとの連携

ここまでの DFM/DRC は、下流のマスク合成（OPC・マルチパターニング）と前提を共有して初めて機能します。

第一に**マルチパターニングの色分け（coloring）**です。k1 の壁で1回露光できないピッチは、図形を2〜4枚のマスクへ振り分けて焼きます（原理は /semiconductor/resolution-enhancement/）。LELE 系の色分けは、隣接して近すぎる2図形を必ず別マスク（別色）に置く制約で、グラフ彩色問題そのものです。同じ色のまま近接させてはいけない図形どうしを辺で結ぶと、奇数長の閉路があると2色で塗り分け不能（色分け不能、coloring conflict）になります。

color-aware DRC（色分け可能性の判定）
  ノード = 図形、辺 = 「近すぎて同色にできない」関係
  2色（LELE）で塗れる ⇔ 衝突グラフに奇数長サイクルが無い

  → DFM/DRC 段階で「2色で塗れるレイアウトだけ」を許す制約を課す。
    塗れない構造は設計時に弾く（あるいは図形をずらす）。

つまりマルチパターニング世代では、DRC が「線幅・間隔」だけでなく「2色（または3色）で矛盾なく塗り分けられるか」までを含みます。設計者は色分け可能性を意識してレイアウトを組む必要があり、これがリソフレンドリ設計（litho-friendly design）の中核です。

第二に OPC との往復です。OPC はマスク形状を歪めて光近接効果を補正しますが、補正には SRAF（補助パターン）を孤立図形の脇へ置く余白が要ります。DFM が規則的で余白のあるレイアウトを渡すほど、OPC は素直に収束し補正残差が減ります。逆に DRC ぎりぎりの密集レイアウトは SRAF を置く隙間がなく、フォーカス余裕（プロセスウィンドウ）が痩せます。

まとめ

• DRC は製造限界を不等式で表した硬い合否判定（線幅・間隔・囲み・最小面積・密度）。各値はリソ・エッチ・オーバーレイの物理から逆算され、ダミーメタルや囲み余白として現れる。
• DFM は DRC を満たした上での確率的な歩留まり最適化。recommended rule として扱われ、設計を「合法な解の中で歩留まり最良の形」へ寄せる。
• 第一の柱は臨界面積の低減。wire spreading／widening と冗長ビアで、異物が短絡・断線を起こす確率を下げる（歩留まりの式は /semiconductor/yield-defect-density/）。
• 第二の柱はパターン規則性。単一方向・一定ピッチの規則的レイアウトが CD ばらつきと OPC 補正残差を抑え、LDE による特性ばらつきも均す。
• 先端ノードでは DRC が color-aware（色分け可能性、グラフ彩色）まで含み、OPC・SRAF・マルチパターニング（/semiconductor/resolution-enhancement/）と前提を共有して初めて歩留まりに乗る。基盤は /semiconductor/standard-cell-library/ と /semiconductor/place-and-route/。