熱酸化とゲート界面の品質

なぜ酸化膜の「界面」が素子の運命を決めるのか

MOSトランジスタの動作は、ゲート酸化膜直下に誘起される反転層チャネルで電流を流すことに尽きます（/semiconductor/mosfet-operation/）。このチャネルは Si と SiO2 が接する界面のすぐ下、わずか数nmの範囲を走ります。つまりキャリアが通る道のすぐ隣にある界面の数原子層の質が、しきい値電圧・移動度・信頼性をそのまま左右します。Si が他の半導体に対して圧倒的な優位を保ってきた最大の理由は、熱酸化で自前の高品質な絶縁膜（SiO2）と、極めて欠陥の少ない界面を作れることでした。本稿は、その膜がどう伸びるか（Deal-Groveモデル）と、界面がなぜ・どう劣化し、どう直すかを原理から押さえます。

熱酸化は「表面を消費して内側へ食い込む」

熱酸化は、900〜1200℃の炉で Si 表面を酸素と反応させ SiO2 を成長させる工程です。決定的な特徴は、酸素が空中で膜を積むのではなく、酸化種が既に成長した SiO2 を拡散で通り抜け、Si/SiO2 界面で下地の Si を消費して反応する点にあります。

熱酸化の進み方:

  気相O2/H2O → SiO2膜を拡散で通過 → Si/SiO2界面で反応
                                       Si + O2 → SiO2
  結果: 界面は元のSi表面より内側へ後退する

SiO2 は Si より体積が大きく（生成する SiO2 の厚みは消費した Si 厚の約 2.27 倍）、成長した膜厚の約 0.46 倍ぶんが元の表面より下に潜り、残りが上に盛り上がります。膜を厚くするほど酸化種は厚い SiO2 を通り抜けねばならず、成長は自分自身に妨げられて遅くなる。この自己抑制こそ、後述の放物線挙動の物理的な根です。

Deal-Groveモデル：線形領域と放物線領域

膜厚の時間変化を定量化する古典が Deal-Groveモデル です。酸化種のフラックスを「気相から表面」「SiO2 中の拡散」「界面での反応」の3段の直列とみなし、定常状態で釣り合わせると、膜厚 x と時間 t の関係が次の形になります。

Deal-Grove の関係（A, B は温度・雰囲気で決まる定数）:

  x^2 + A*x = B*(t + tau)

  ・薄い領域（x が小さい）: A*x 項が支配 → x ≈ (B/A)*t   …線形
  ・厚い領域（x が大きい）: x^2 項が支配 → x ≈ sqrt(B*t) …放物線

• 線形領域（薄膜）：膜が薄いと拡散は容易で、律速は界面での反応速度。膜厚は時間に比例して伸び、傾き B/A を線形速度定数と呼ぶ。ゲート酸化膜のような薄い膜はこの領域で作る。
• 放物線領域（厚膜）：膜が厚いと、酸化種が厚い SiO2 を拡散で通り抜けることが律速になり、膜厚は時間の平方根でしか伸びない。B を放物線速度定数と呼ぶ。

ドライ酸化とウェット酸化

酸化種を何にするかで、膜質と速度が大きく変わります。

ウェット酸化が速いのは、H2O が SiO2 中を O2 より速く拡散し、放物線速度定数 B が大きいためです。一方、水由来の終端で網目構造がやや疎になり、緻密さと界面品質ではドライに劣ります。そこでチャネル直上のゲート酸化膜は遅くてもドライ、厚みが要るが質の要求が緩い分離膜（LOCOS/STI の犠牲酸化など）はウェット、と使い分けるのが定石です。なお、ゲート以外の膜を作る成膜（CVD/ALD）とは原理が別で、熱酸化は下地の Si を消費する点が本質的に異なります（/semiconductor/etching-deposition/）。

Si/SiO2 界面の欠陥：界面準位 Dit と固定電荷

理想の界面では、Si の結合がすべて SiO2 側の酸素と過不足なくつながります。しかし現実には、結晶 Si から非晶質 SiO2 へ構造が切り替わる遷移層で、**未結合手（ダングリングボンド）**が必ず残ります。これが素子特性を蝕む2種の欠陥源になります。

• 界面準位（interface trap, 密度 Dit）：界面の未結合手が禁制帯中に作るエネルギー準位。電圧に応じて電子を捕獲・放出するため、ゲート電圧を動かしても応答がなまり、しきい値がずれ、サブスレッショルド特性が緩み、移動度が落ちる。代表が Si の (111) 由来欠陥に対応する Pb センターと呼ばれるダングリングボンドです。
• 固定電荷（fixed oxide charge, Qf）：界面から数nm の SiO2 側に存在する、電圧で充放電しない正の固定電荷。過剰 Si に由来し、これがあるとしきい値電圧が一律にシフトします。

固定電荷や界面準位は、ゲート容量を電圧掃引して測る C-V 測定で評価します。固定電荷は C-V カーブの横軸シフト（フラットバンド電圧のずれ）として、界面準位は高周波と低周波の C-V の差や、立ち上がりのなまりとして現れます。

水素パッシベーションと POA：未結合手を「終端」する

未結合手を消す最も実用的な方法が**水素による終端（パッシベーション）**です。ダングリングボンドの相手として水素原子を結合させ、禁制帯中の準位を埋めて電気的に不活性化します。

未結合手の終端:

  Si•（未結合手＝トラップ準位）+ H → Si-H（準位が消える）

  → 界面準位密度 Dit が一桁以上下がる

代表的な工程が、製造後半に水素を含む雰囲気（典型は窒素＋数%水素のフォーミングガス）で 400℃前後に保つ**フォーミングガスアニール（FGA）**です。配線まで作った後の低温処理なので素子を壊さず、未結合手を Si-H で終端して Dit を大きく下げます。

なお先端ロジックでは、極薄化で SiO2 のリーク（トンネル電流）が許容できなくなり、ゲート絶縁膜は HfO2 などの high-k 材料へ移りました（/semiconductor/high-k-metal-gate/）。それでも high-k 膜と Si の間には界面層として薄い SiO2 を意図的に挟むのが普通で、良質な Si/SiO2 界面を作る技術は今も土台です。界面準位の制御がしきい値ばらつきに直結する点も変わりません（/semiconductor/threshold-voltage-variability/）。

まとめ

• 熱酸化は Si 表面を消費して内側へ食い込む反応で、酸化種は成長済みの SiO2 を拡散で通り抜けてから界面で反応する。膜が厚いほど自分に妨げられて遅くなる。
• Deal-Groveモデルで、薄い膜は界面反応律速の線形、厚い膜は拡散律速の放物線になる。律速段が膜厚で入れ替わるのが要点。
• ドライ酸化（O2）は遅いが緻密・高品質でゲート酸化膜向き、ウェット酸化（H2O）は速いが膜質はやや劣り分離膜など厚膜向き。
• Si/SiO2 界面の未結合手が界面準位 Ditを、過剰 Si が固定電荷を作り、しきい値ずれ・移動度低下・1/f ノイズ・経時劣化を招く。C-V 測定で評価する。
• **水素パッシベーション（FGA）**で未結合手を Si-H として終端し Dit を下げ、POAで膜と界面構造を整える。ただし Si-H は外れて劣化源にもなり、その制御が信頼性の鍵になる。