放射線影響とソフトエラー（SEU・SER）

ソフトエラーとは「壊れていないのに値が化ける」故障

半導体の故障というと配線の断線や絶縁膜の破壊（/semiconductor/reliability-physics/ で扱う経年劣化）を思い浮かべますが、ソフトエラーはまったく別の系統です。デバイス自体は健全なまま、保持していたビットの値だけが一時的に反転する非破壊の故障で、放射線（粒子）の一撃が原因になります。物理的に壊れないので、上書きすれば元どおり正しく動きます。この「直ってしまう」性質ゆえに、製造不良の選別では捕まえられず、市場で偶発的に発生し続けるのが厄介な点です。

1つの粒子が引き起こす単発のビット反転を**SEU（Single Event Upset、シングルイベントアップセット）**と呼びます。SEU はソフトエラーの代表で、SRAM（/semiconductor/sram-cell/）のラッチやフリップフロップ、DRAM（/semiconductor/dram-cell/）のキャパシタに蓄えた電荷を狂わせます。

何が当たるのか ── 中性子とα線という2つの主因

地上で問題になる放射線源は大きく2つです。第一に宇宙線由来の2次中性子。宇宙から飛来する1次宇宙線が大気と衝突して降り注ぐ中性子で、電荷を持たないため物質を深く透過します。中性子そのものはイオン化しませんが、シリコンの原子核と核反応を起こして荷電粒子（反跳核やα粒子）を生み、それが電子正孔対を作ります。標高が高いほど中性子フラックスが増えるため、航空機高度やデータセンタの所在地で発生率が変わります。

第二にα線。これはパッケージ材・はんだ・配線金属（/semiconductor/reliability-physics/ でも触れる Cu や Sn など）にごく微量含まれるウランやトリウムの放射性崩壊で出るヘリウム核です。飛程は短いものの、チップのすぐ近くで発生するため直接シリコンをイオン化します。歴史的には、はんだの放射性同位体由来のα線がDRAMのソフトエラーを引き起こした事例が問題を顕在化させました。

電荷収集の機構 ── 1粒子がどうビットを倒すか

荷電粒子がシリコンを貫くと、その飛跡に沿って高密度の電子正孔対が生成されます。これがビット反転に至る過程は段階的です。まず逆バイアスされたpn接合（/semiconductor/dram-cell/ の蓄積ノードや SRAM のオフ側ドレイン）の空乏層に電荷が入ると、強い電界で一瞬にして引き込まれます（ドリフト収集、ピコ秒オーダー）。

特徴的なのが、初期に空乏層が飛跡方向へ一時的に伸びるファネリング（funneling）で、本来なら空乏層の外にあった電荷まで効率的にノードへ集めてしまいます。その後はゆっくりした拡散収集が続きます。結果としてノードには鋭い電流パルス（SET、シングルイベントトランジェント）が流れ込みます。

1粒子が起こすソフトエラーの連鎖

  1. 粒子入射 → 飛跡に沿って電子正孔対を生成
  2. ドリフト収集（空乏層・電界で高速）＋ ファネリングで増強
  3. 拡散収集（周辺から遅れて到達）
       → ノードに電流パルス（SET）= 収集電荷 Qcoll
  4. Qcoll が臨界電荷 Qcrit を超える → ノード電圧が反転
  5. ラッチ/セルが逆状態に保持 → ビット反転（SEU）

  反転条件:  Qcoll が Qcrit 以上

メモリやラッチは正帰還で状態を保持しているため、ノード電圧がいったん閾を越えて反転すると、回路自身がその逆状態を安定に保持してしまいます。組み合わせ回路を通り抜けただけのパルス（SET）は、たまたまその瞬間にフリップフロップが取り込まなければ消えますが、記憶素子に取り込まれた反転は次の上書きまで残ります。

臨界電荷 Qcrit ── 反転するか否かの境目

反転するかどうかを決める単一の量が**臨界電荷 Qcrit（critical charge）**です。これは「ノードの状態を反転させるのに必要な最小の注入電荷」で、おおまかにはノード容量と電圧振幅の積（蓄えている電荷量）に対応します。収集電荷 Qcoll が Qcrit 未満なら回復し、Qcrit 以上なら反転する、という明快な閾です。

ここに微細化（/semiconductor/sram-cell/ のセル縮小）の難しさが出ます。世代が進むと動作電圧が下がりノード容量も小さくなるため、Qcrit が下がる。つまり同じ1粒子でも反転しやすくなります。一方でセルが小さくなれば1粒子が当たる断面積（感受断面積）も減るため、単純にビット当たりの率が増えるとは限りません。実際、SRAM のビット当たりソフトエラー率は世代を超えてある程度横ばいに保たれてきました。しかしチップあたりのビット数が爆発的に増えるため、システム全体のソフトエラー率は上昇圧力を受け続けます。

ソフトエラー率（SER）をどう測るか ── FITと加速試験

ソフトエラーの起こりやすさを表す指標が**SER（Soft Error Rate）で、単位には信頼性で標準のFIT（Failures In Time、10億デバイス時間あたりの故障回数）**を使います。1 FIT は「10億時間の稼働で1回」の故障に相当します。メモリでは「ビット当たり FIT」「Mビット当たり FIT」で表し、チップやシステムの FIT はその積み上げで見積もります。

実時間で測るのは非現実的なので、加速試験を行います。中性子は加速器の中性子ビーム（広いエネルギースペクトルを地上環境に近づけたもの）を当てて短時間に多数のイベントを起こさせ、地上フラックスへ換算します。α線はチップ表面に既知強度のα線源を密着させて率を測ります。

SER 評価の流れ

  1. 中性子ビーム/α線源で加速照射 → 単位時間あたりの反転数を計測
  2. 線源強度と地上の自然フラックスの比で実環境へ換算
  3. ビット当たり FIT を算出（中性子寄与＋α線寄与を合算）
       SER_chip ≈ FIT_bit × ビット数
  4. ECC・冗長による低減率（緩和係数）を掛けて実効 SER を出す
  5. システム要件（例: 許容 FIT/筐体）を満たすか判定

  FIT の目安: 1 FIT = 10億デバイス時間に1回の故障

ここで重要なのは、**生のセル SER（raw SER）と、訂正後にシステムへ抜けてしまう実効 SER（residual/SDC率）**を区別することです。ECC が効いていれば、生の反転がいくら起きても訂正で消え、システムが観測する実効 SER は桁で下がります。設計の目標は raw を下げることではなく、訂正できずに残るエラーを規格内に収めることにあります。

対策の三層 ── 物理・回路・システムで重ねて守る

ソフトエラー対策は単一の手段では足りず、入射そのものを減らす物理層、反転しにくくする回路層、反転を検知訂正するシステム層を重ねて設計します。

物理・プロセス層では、まず線源を断ちます。α線対策として低α純度のパッケージ材・はんだ・配線金属を選び、熱中性子と反応するホウ素10を含む膜（BPSG等）を避けます。デバイス構造ではSOI/FD-SOI（/semiconductor/soi-fdsoi/）が強力です。埋め込み酸化膜（BOX）が活性層と基板を分離するため、基板深部で生成された電荷が拡散収集されるのを物理的に断ち切り、収集電荷 Qcoll を大幅に減らせます。立体構造（FinFET/GAA）も空乏体積が小さく、バルク平面より収集電荷が減る傾向があります。

回路層では、反転に強いセルを使います。代表が**DICE（Dual Interlocked Storage Cell）で、状態を2重に冗長保持し、片側のノードが粒子で乱されても残る側から復元します。フリップフロップでは多数決をとるTMR（Triple Modular Redundancy、三重冗長）**で、3つの複製の出力を多数決し1つの反転を握りつぶします。ノード容量を意図的に足して Qcrit を上げる手もありますが、速度と面積を犠牲にします。

システム層は最も費用対効果が高く、メモリでは事実上必須です。

システム層の主役 ── ECC・インターリーブ・スクラビング

メモリ保護の標準は**ECC（誤り訂正符号）です。最も普及したSECDED（Single Error Correction, Double Error Detection）**はハミング符号系で、1ワードあたり1ビットの反転を訂正し、2ビットの反転を検出（訂正不能として報告）します。DRAM ではこの ECC が長年使われ、NAND（/semiconductor/nand-ecc-ftl/）ではより強力な LDPC が用いられます。

ただし SECDED は1ワード内に1ビットしか直せないため、MBU で同一ワードに2ビット化けるとお手上げです。ここで効くのがインターリーブ（bit interleaving）で、論理的に同じワードに属するビットを物理的に離して配置します。こうすると1粒子が物理的に隣り合うセルを複数倒しても、それらは別々の論理ワードに散るため、各ワードから見れば1ビット反転にしかならず、SECDED で救えます。MBU 対策はインターリーブと ECC の組で初めて成立します。

最後がスクラビング（scrubbing）です。SECDED は2ビットになると訂正できないので、1ビット反転が放置されたままもう1ビット反転が重なる前に直さねばなりません。そこでメモリを定期的に読み出し、訂正可能なエラーを見つけたら書き戻して消し込みます。

誤り蓄積を防ぐスクラビング

  for 全アドレスを周期的に巡回:
      data, syndrome = ECC読み出し(addr)
      if 訂正可能な1ビットエラー:
          訂正後のdataを書き戻す   # 反転を消し込む
      if 訂正不能(2ビット以上):
          上位へ報告（DUE扱い）

  狙い: 1ビットエラーが2ビットに育つ前に除去し
        SECDEDの「1ワード1ビット」前提を維持する

まとめ

• ソフトエラーは素子が無傷のまま値だけ反転する非破壊故障。粒子（宇宙線2次中性子・パッケージや材料由来のα線）が電子正孔対を作り、ノードに電荷を注入して起こる。単発反転が SEU。
• 反転は 収集電荷 Qcoll が臨界電荷 Qcrit 以上で起きる。ドリフト収集＋ファネリング＋拡散収集で電荷が集まり、正帰還のラッチ/セルが逆状態を安定保持してしまう。
• 微細化で Qcrit が下がり、1粒子が複数セルを倒す MBU が増えるため、単純な1ビット訂正では追いつかなくなる。
• 対策は三層で重ねる。物理層は低α材料・脱ホウ素と SOI（/semiconductor/soi-fdsoi/）の BOX による拡散収集遮断、回路層は DICE・TMR 冗長、システム層は SECDED ECC＋インターリーブ＋スクラビング。
• SER は FIT で定量し中性子加速試験とα線源で評価。重要なのは生のセル SER ではなく、訂正後に残る実効 SER を規格内に収めること。SRAM（/semiconductor/sram-cell/）・DRAM（/semiconductor/dram-cell/）・NAND（/semiconductor/nand-ecc-ftl/）でそれぞれ最適な符号が選ばれる。