インメモリコンピューティングとアナログ演算

なぜ「メモリの中で計算する」のか ── メモリの壁

ニューラルネットワークの推論や学習の計算量は、その大半が積和（MAC: Multiply-Accumulate）、つまり「入力ベクトルと重み行列の掛け算と足し合わせ」に費やされます。従来のフォンノイマン型コンピュータでは、この重み行列はメモリ（DRAM や SRAM）に置かれ、演算するたびに重みを演算器（ALU）まで運んでこなければなりません。

問題は、この「運ぶ」コストが「計算する」コストを圧倒することです。1回の積和そのものに要するエネルギーより、その重みを DRAM から読み出してデータパスを移動させるエネルギーのほうが桁違いに大きい ── これが**メモリの壁（メモリウォール、フォンノイマンボトルネック）**です。行列が巨大な現代の AI では、計算機は演算器を遊ばせたままデータの移動待ちで律速されます。DRAM がそもそも「行を運んで読む」構造であることは /semiconductor/dram-cell/ の通りです。

インメモリコンピューティング（Computing-in-Memory, CIM）の発想は単純で過激です。データを演算器へ運ぶのをやめ、データが置かれている場所そのもので計算する。重みをメモリセルに留めたまま、メモリアレイ自体を演算器に仕立てれば、最も高くつくデータ移動が消える ── これが核心です。

クロスバーが積和を物理で解く ── オームの法則と電流加算

アナログインメモリ演算の舞台はクロスバーアレイです。水平な行線（ワード線）と垂直な列線（ビット線）を格子状に交差させ、各交点に1個の可変抵抗メモリ素子（ReRAM、PCM、フラッシュなど）を置きます。各素子のコンダクタンス（抵抗の逆数）G に行列の重みを書き込みます。

ここで二つの物理法則が積和を肩代わりします。

クロスバーで行列ベクトル積を解く原理:

  各行 i に入力電圧 Vi を印加（= 入力ベクトルの要素）
  交点 (i,j) の素子のコンダクタンス Gij = 重み行列の要素

  オームの法則:  交点を流れる電流 Iij = Vi × Gij   ← 乗算がここで起きる
  キルヒホフの電流則: 列 j の総電流 Ij = Σ_i (Vi × Gij)  ← 加算がここで起きる

  → 列 j の電流 Ij が、入力ベクトルと重み列ベクトルの内積そのもの

つまり1本の列を流れ落ちる電流が、その列の重みと入力ベクトルの積和の答えになっています。乗算は各素子のオームの法則（I = V × G）が、加算は列で電流が合流するキルヒホフの電流則が、いずれも回路の物理として瞬時に・並列に解いてしまう。N行M列のアレイなら、N×M回の乗算とM回の総和が、クロックを刻まず1ステップで同時に終わります。重みは素子に書き込まれたまま一切動きません。これがメモリの壁を回避する仕組みです。

なぜ速く・省エネなのか ── 計算量と局所性

クロスバーの効きを計算量で見ます。デジタルプロセッサで N×M の行列ベクトル積を解くには、原理的に N×M 回の乗算と加算をクロックに沿って順に（あるいは並列度の範囲で）こなす必要があります。クロスバーは同じ演算をアレイの大きさに比例した素子で空間的に並べ、定数時間（1回の電圧印加）で解く。アレイを大きくしても演算の「ステップ数」は増えません。

エネルギー優位の本質はデータの局所性にあります。

データ移動が消えることで、エネルギーは「演算そのもの」と「アナログ・デジタル変換」へ集約されます。原理的には1演算あたりのエネルギーがフォンノイマン型より1〜2桁小さくでき、これが AI 推論アクセラレータとしてアナログインメモリが注目される理由です。

アナログ演算の代償（その1）── ADCオーバーヘッド

ここから現実の壁です。クロスバーの出力はアナログ電流ですが、後段の処理（次層への入力、活性化関数、デジタル蓄積）にはデジタル値が要ります。各列の電流を数値に戻す**ADC（アナログ・デジタル変換器）**が不可欠で、これがアナログインメモリの最大のアキレス腱になります。

設計はこのジレンマの綱引きになります。アレイを大きくすれば1回の変換で多くのMACを償却できて効率が上がる一方、列電流のダイナミックレンジが広がってADCに高い分解能が要求され、変換器が重くなる。アレイサイズ・ADC分解能・スループットの三者は互いに引っ張り合い、ここを最適化することがアクセラレータ設計の核心になります。

アナログ演算の代償（その2）── 精度の物理

ADCを十分立派にしても、アナログ演算には精度の本質的な限界があります。デジタル演算が「1か0か」のノイズマージンで誤差をゼロに丸めるのに対し、アナログ演算は連続量を扱うため、あらゆる物理的なばらつきが直接そのまま誤差として答えに混入します。

これらが積み重なり、クロスバーの実効的な演算精度はおおむね数ビット相当に制限されます。素子の状態数（多値レベル）を増やしても、ばらつきがレベル間隔を食い潰してしまう。配線抵抗によるIRドロップはアレイを大きくするほど深刻になり、これも実用アレイサイズの上限を作ります。素子レベルのノイズや状態の確率的ばらつきの物理は /semiconductor/device-noise-physics/ に通じます。

素子に何を使うか ── メモリ技術との対応

クロスバーの交点に置く素子には複数の候補があり、それぞれ「重みをどう物理量に書くか」が異なります。

不揮発メモリ（ReRAM・PCM・フラッシュ）は電源を切っても重みが残り待機電力ゼロで微細・高密度ですが、書き込みのばらつきや耐久が課題です。フラッシュの浮遊ゲートに閾値として重みを書く方式は /semiconductor/nand-flash-cell/ の多値（MLC）と同じ物理を演算に転用したものと見なせます。一方 SRAM ベースは精度と速度に優れますが面積が大きく揮発性で、トランジスタの基本動作は /semiconductor/mosfet-operation/ の通りです。

まとめ

• アナログインメモリ演算は、メモリ素子のコンダクタンスに重みを書き、入力電圧を印加して**オームの法則（乗算）と列での電流加算（キルヒホフの電流則、総和）**で積和を1ステップ・並列に物理的に解く。
• フォンノイマン型を律速する重みのデータ移動（メモリの壁）を、データの置き場所で計算することで根本回避し、原理的に1〜2桁の省エネを狙える ── これが AI アクセラレータとして注目される理由。
• 代償は周辺回路で、とくに列電流をデジタル化するADCが面積・電力の過半を占める。アレイサイズ・ADC分解能・スループットの綱引きが設計の核心になる。
• もう一つの代償は精度で、素子ばらつき・I-V非線形・IRドロップ・ノイズにより実効精度は数ビット止まり。だから誤差に頑健な AI 推論が主用途で、厳密計算や学習には向きにくい。
• 素子は ReRAM・PCM・フラッシュ・SRAM が候補で、記録物理は /semiconductor/emerging-nvm-physics/、ADC の方式系統は /semiconductor/adc-dac-architectures/、ばらつき・ノイズの物理は /semiconductor/device-noise-physics/ も参照。