ムーアの法則とスケーリングの歴史（タイムライン）

ムーアの法則とは何で、何でないか

ムーアの法則（Moore's Law）は物理法則ではありません。1965年に Gordon Moore が観測したのは、1つの集積回路に経済的に詰め込めるトランジスタ数が、一定周期で指数関数的に増えるという産業上の経験則です。当初の「毎年倍増」は1975年に「約2年で倍増」へ修正され、この約2年倍増がその後40年以上の業界ロードマップの基準値になりました。

ここで決定的に重要なのは、ムーアの法則は「集積度」しか語っていないという点です。トランジスタが増えること自体は、性能が上がることも省電力になることも保証しません。集積度の向上を「速く・省電力に」へ翻訳していたのは、別の物理則である Dennard スケーリング（/semiconductor/dennard-scaling/）でした。この2つを混同すると歴史の転換点を読み違えます。本稿はこの2軸を分けたまま時系列に並べます。

2つの法則を分けて持つ

ムーアの法則＝集積度（トランジスタ数）が約2年で倍増する経済・観測則。Dennardスケーリング＝微細化すると1素子の遅延と電力がどう下がるかを記述する物理則。前者が「数」、後者が「1個あたりの質」を担当します。先に止まったのはDennard（2005年前後）であり、集積度の倍増はその後も鈍化しつつ続きました。「ムーアの法則が終わった」という言い回しは、しばしばこの両者を取り違えています。

指数成長の数理 ── なぜ「倍増周期」で語るのか

倍増周期で語ると、成長を1本の直線で扱えます。トランジスタ数を時間の関数として書くと、倍増周期を T_d（doubling time）として次のようになります。

トランジスタ数の指数モデル

  N(t) = N0 · 2^( t / T_d )

  N0  : 基準年のトランジスタ数
  T_d : 倍増周期（ムーアの法則では約2年）
  t   : 基準年からの経過年数

  両辺の対数をとると
    log2( N(t) ) = log2(N0) + t / T_d
  → 縦軸を対数にすると右肩上がりの「直線」になる

指数成長は片対数グラフ（縦軸が対数）で直線に見えるため、業界は数十年にわたり「ロードマップ上の直線」を維持目標として共有できました。年あたりの成長率に直すと、約2年で2倍は 年率およそ1.41倍（2の平方根） に相当します。この一定率こそが「ムーアの法則は続いているか」を判定する基準線です。実際には2010年代後半から倍増周期は2年より長くなり、直線からの下振れ（鈍化）が観測されています。

タイムライン本体 ── 4つの相に分けて読む

半導体スケーリングの歴史は、駆動原理の違いで4つの相に分かれます。相の境界が「何が壁になり、何へ乗り換えたか」の転換点です。

時期	相	駆動原理	終わらせた壁
1965〜1974	黎明	ムーアの観測・集積度の上昇	（まだ壁なし）
1974〜2005	Dennard期	定電界スケーリング：微細化=速く省電力	電圧スケーリングの停止
2005〜2011頃	マルチコア転換	周波数でなくコア数で性能を稼ぐ	アムダール則・並列化の限界
2011〜現在	構造革新期	3次元構造でリーク抑制＋微細化継続	短チャネル効果・コスト

各相を原理から順に追います。

第1相 1965〜1974 黎明期

集積度が上がること自体が価値だった時代です。プレーナ型のバイポーラや初期 MOS が中心で、まだ消費電力や周波数が設計を縛る主因にはなっていませんでした。ムーアの「倍増」が経験則として確立したのがこの相です。

第2相 1974〜2005 Dennard期 ── 微細化が魔法だった時代

1974年に Robert Dennard が定電界スケーリング則を定式化しました。寸法・電圧・ドーピングを同じ係数 k（k は1より大、例えば約1.4）で協調して縮小すると、ゲート電界が一定に保たれ、1素子の遅延が 1/k、電力が 1/k² に下がり、面積あたりの電力密度が一定に保たれるという関係です。導出の詳細は Dennard スケーリングの稿（/semiconductor/dennard-scaling/）に譲りますが、結論だけ再掲します。

定電界スケーリング（係数 k で縮小）の帰結

  寸法・電圧      → 1/k 倍
  ゲート遅延 τ    → 1/k 倍   （= クロックを k 倍にできる）
  1素子の電力 P   → 1/k² 倍
  集積度（密度）  → k² 倍
  電力密度 P/A    → 一定 ★   （発熱が増えない）

この「電力密度一定」が成り立つ限り、微細化はそのまま「小さく・速く・省電力」を同時に達成する1本のレバーでした。だからこの30年は 周波数（クロック）の向上 が性能の主指標になり、メーカーは GHz 競争を繰り広げました。ムーアの法則（数）と Dennard スケーリング（質）が車の両輪として噛み合った黄金期です。

第3相 2005頃 Dennard崩壊とマルチコア転換 ── 最大の屈曲点

タイムライン全体で最も重要な屈曲点がここです。崩壊の根因は 電源電圧 V を寸法と同じペースで下げ続けられなくなったこと にあります。MOSFET の性能を保つには電圧 V としきい値電圧 Vth の差を確保する必要があり、V を下げるには Vth も下げねばなりません。ところが Vth を下げると、オフのはずのトランジスタを漏れるサブスレッショルドリークが指数的に増えます。

電圧スケーリング停止の連鎖

  V を下げたい（電力は V の2乗で効くため）
    → 性能維持のため Vth も下げる必要
      → サブスレッショルドリークが指数増
        I_leak ∝ 10^( -Vth / S )
        S ≧ 約 60 mV/decade（室温の物理下限）
      → Vth をこれ以上下げられない
    → V も下げ止まる
  → 電界一定の前提が崩壊
  → 電力密度が世代ごとに上昇に転じる（パワーウォール）

電力密度が冷却の上限に達した状態が パワーウォール（power wall） です（/semiconductor/power-wall/）。2004年、Intel が高クロック路線（Pentium 4 系）を断念したのは、この壁の象徴的事件でした。単一コアの周波数を上げ続ける戦略が物理的に行き詰まったのです。

ここで進化軸が切り替わります。周波数が頭打ちなら、増え続けるトランジスタ（ムーアの法則はまだ生きている）を 複数のコア に使う。これがマルチコア転換です。ただし並列化には根本的な上限があります。

アムダールの法則（並列化の収穫逓減）

  Speedup(n) = 1 / ( (1 - p) + p / n )

  p : 並列化できる処理の割合
  n : コア数

  → n を無限に増やしても上限は 1 / (1 - p)
  → 逐次部分 (1 - p) が残る限り、コア数では超えられない天井がある

つまりマルチコアは「周波数の壁」を「並列化の壁」に置き換えただけとも言えます。ソフトウェア側が並列に書けなければコア数は性能に化けません。これが第3相が抱えた新しい制約です。

“ムーアの法則が止まった”の正体

2005年前後に止まったのは厳密にはDennardスケーリング（電力密度一定）であって、ムーアの法則（集積度の倍増）ではありません。トランジスタ数はその後も増え続けましたが、それを周波数に変換できなくなったため、体感性能の伸びが鈍り「法則が止まった」と語られるようになりました。原因と結果を取り違えないことが、この時代を正しく読む鍵です。

第4相 2011〜現在構造革新と微細化ノードの推移

平面（プレーナ）構造のままでは、チャネルが短くなるとゲートの静電制御が効かなくなり、短チャネル効果でリークが増えます。そこで 構造そのものでゲート制御を強める 方向へ進みました。2011年の Intel 22nm 世代で FinFET が量産投入され、チャネルを3面から囲んでリークを抑えました。さらに GAA（ゲートオールアラウンド／ナノシート）はチャネル全周を囲んで最強の静電制御を得ます。この派生の系統は構造進化の稿（/semiconductor/transistor-structure-evolution/）と FinFET・GAA の原理（/semiconductor/finfet-gaa/）で詳述しています。

この相で混乱を招くのが ノード名 です。

ノード名は物理寸法ではない

5nm・3nm・2nmといったノード名は、もはやトランジスタの物理的な最小寸法を指していません。歴史的にはゲート長やハーフピッチに対応していましたが、2010年代以降は実寸と乖離し、「前世代比でこれだけの性能・密度向上を達成した世代」を示すマーケティング名（性能世代名）になりました。例えば実際のフィン間隔やゲート長は名称のnm値より大きいのが普通です。ノード名どうしの単純比較や、名称から物理寸法を逆算することはできません。

ノード推移の意味を、物理量と分けて整理します。

世代名の例	実態	主な構造・技術
22nm / 14nm	FinFET導入と成熟	3面ゲートで短チャネル効果を抑制
7nm / 5nm	EUV露光の本格適用	微細パターンの解像度を確保
3nm	FinFETの限界に接近	フィン本数の量子化制約が顕在化
2nm 以降	GAA（ナノシート）へ移行	全周ゲート＋チャネル幅の自由設計

つまり第4相の微細化は、第2相のような「縮めれば自動的に速く省電力」ではなく、EUV露光・新構造・新材料を総動員してようやく1世代進む、コストと複雑性が指数的に増す段階に入っています。集積度の倍増周期が2年から延びているのはこのためです。

4相を貫く一本の論理

タイムラインを通読すると、各転換点は独立した事件ではなく、1つの連鎖として理解できます。

スケーリング史の系統（分岐の論理）

  ムーアの法則（集積度↑）……全期間を通じて駆動
    │
    ├─[第2相] Dennardスケーリングが集積度↑を
    │         「周波数↑・省電力」へ翻訳できた
    │            │
    │            └─ 壁: 電圧V下げ止まり（Vth/リークの物理限界）
    │
    ├─[第3相] 周波数の代わりにコア数で性能↑（マルチコア）
    │            │
    │            └─ 壁: アムダール則（逐次部分 1-p が残る）
    │
    └─[第4相] 平面の限界 → 3次元構造でリーク抑制
                 FinFET（3面）→ GAA（全周）
                 ノード名は性能世代名へ意味が変質
                   │
                   └─ 壁: 製造コストと複雑性の指数的増大

要点は、ムーアの法則（数の指数成長）は全期間を貫く太い背骨であり、第2〜4相の違いは「その数をどう性能に翻訳するか」という翻訳機構の世代交代であるという構造です。Dennard期は微細化が翻訳機を兼ねていたので楽でしたが、崩壊後は並列化（第3相）と構造革新（第4相）という別の翻訳機を都度発明する必要が生じました。

試験・面接で問われる勘所

「ムーアの法則は終わったか」と問われたら、まず2つを分けて答えます。集積度の倍増（ムーアの法則そのもの）は鈍化しつつ継続、性能・電力の自動向上（Dennardスケーリング）は2005年前後に終了。周波数が頭打ちになった原因は電源電圧Vの下げ止まり（Vthを下げるとリークが指数増、スイングは室温で約60mV/decadeが下限）。その後の進化軸はマルチコア（アムダール則が天井）と3次元構造（FinFET→GAA）。ノード名は物理寸法でなく性能世代名、という4点を押さえれば十分です。

まとめ

ムーアの法則は 集積度（トランジスタ数）が約2年で倍増 する経済・観測則。N(t) = N0 · 2^(t / T_d) の指数成長で、片対数グラフ上の直線として業界ロードマップを支えた。
それを「速く・省電力」へ翻訳していたのは別物理則の Dennardスケーリング（/semiconductor/dennard-scaling/）。両者の混同が歴史誤読の元。
最大の屈曲点は2005年前後の Dennard崩壊。電源電圧Vの下げ止まりで電力密度が上昇に転じ（パワーウォール、/semiconductor/power-wall/）、周波数競争がマルチコアへ転換した。並列化はアムダール則という新たな天井を持つ。
2011年以降は 構造革新期。プレーナの限界を3次元構造で超え、FinFETからGAAへ（/semiconductor/transistor-structure-evolution/、/semiconductor/finfet-gaa/）。ノード名は物理寸法ではなく性能世代名へ意味が変質した。
全相を貫く背骨はムーアの法則（数の指数成長）であり、各相の差は「その数をどう性能に翻訳するか」という翻訳機構の世代交代として一本の系統で読める。