パワー半導体とワイドバンドギャップ（SiC・GaN）の原理

パワー半導体は「損失をいかに小さく切り替えるか」の素子

ロジック用トランジスタが情報を表す素子なのに対し、パワー半導体は電力そのものを高効率にオン・オフして変換する素子です。EV のモータを駆動するインバータ、ノートPCの充電器、データセンタの電源——いずれも直流と交流、高電圧と低電圧の間で電力を変換しており、その心臓部でトランジスタが毎秒数千〜数百万回スイッチングしています。ここで失われる電力（損失）は全て熱になり、効率・発熱・冷却器サイズ・最終的な体積と重量を直接決めます。

長年この役を担ってきたのはシリコン（Si）の MOSFET と IGBT でした。しかし Si は物性の上限に達しつつあり、それを破るのが ワイドバンドギャップ半導体、すなわち SiC（炭化ケイ素）と GaN（窒化ガリウム）です。バンドとキャリアの基礎は /semiconductor/band-theory-carriers/ を前提に進めます。

パワー素子の損失は「導通損失」と「スイッチング損失」に分かれる

なぜ材料を変えると効率が上がるのか。まず損失の正体を分解します。

導通損失はオン抵抗 Ron で決まり、スイッチング損失は切り替えの速さと寄生容量で決まります。ワイドバンドギャップ材料が効くのは、この 両方を同時に下げられる からです。鍵はオン抵抗を支配する「ドリフト層」の物理にあります。

耐圧はドリフト層が支える ── ここに本質がある

パワー素子は高い逆電圧（耐圧）に耐える必要があり、それを担うのが低濃度にドープした厚い半導体層＝ドリフト層です。逆電圧をかけると pn 接合（/semiconductor/pn-junction/）の空乏層がドリフト層へ広がり、ここに電界が分布して電圧を支えます。

問題は、材料ごとに「これ以上強い電界をかけると雪崩降伏する」上限、絶縁破壊電界 Ec が決まっていることです。だから必要な耐圧 BV を支えるには、最低でも次の厚みと濃度が要ります。

ドリフト層に課される条件（一次元の概略）:

  必要な層厚      Wdrift ≈ 2・BV / Ec
  支えられる濃度  Nd     ∝ Ec^2   （Ec が高いほど高濃度にできる）

    BV : 目標耐圧
    Ec : その材料の絶縁破壊電界

  → Ec が高い材料ほど、同じ耐圧を「薄く・高濃度」で支えられる

ここがすべての出発点です。SiC・GaN は Ec が Si の約10倍あるため、同じ耐圧をおよそ1/10の薄さ、かつ高い不純物濃度のドリフト層で実現 できます。薄くて濃いということは、電流が通る抵抗が小さいということに直結します。

なぜワイドバンドギャップだと Ec が高いのか

絶縁破壊は、電界で加速されたキャリアが結晶原子に衝突して新たな電子・正孔対を叩き出し、それが連鎖的に増える**アバランシェ（衝突電離）**で起きます。連鎖が始まるには、キャリアが衝突までの間にバンドギャップ Eg を越えるだけのエネルギーを電界から得る必要があります。

Eg が広いほど、電離を起こすのに必要なエネルギーの敷居が高く、より強い電界をかけても連鎖が始まりません。だから Eg が広い材料ほど Ec が高い という相関が生まれます。これがワイドバンドギャップが耐圧で有利な根本理由です。

オン抵抗の下限 ── 材料を測る「バリガ指数」

ドリフト層のオン抵抗の理論下限は、耐圧 BV と材料物性だけで決まる有名な関係になります。

ドリフト層の単位面積オン抵抗（理想・特性オン抵抗）:

  Ron,sp ∝ BV^2 / ( ε・μ・Ec^3 )

    ε  : 誘電率
    μ  : 移動度
    Ec : 絶縁破壊電界

  分母の Ec が3乗で効くのが決定的。
  Si → SiC で Ec が約10倍 → Ec^3 で約1000倍、
  ドリフト抵抗の理論下限が桁違いに下がる。

分母にある ε・μ・Ec^3 をまとめたものがバリガの性能指数（Baliga's Figure of Merit）で、同じ耐圧での導通損失の小ささを表します。Ec が3乗で効くため、移動度では Si に劣る SiC でも総合では圧勝します。結果として、同じ耐圧・同じオン抵抗の素子をはるかに小さいチップ面積で作れる、あるいは同じ面積なら導通損失を大幅に下げられる のです。

スイッチング損失も下がる理由

ワイドバンドギャップはスイッチング損失も減らします。理由は二つあります。

第一に、寄生容量とテール電流が小さい。ドリフト層が薄く高濃度になると素子が小型化し、オン・オフのたびに充放電する出力容量が減ります。さらに SiC MOSFET は多数キャリア素子なので、Si-IGBT で問題になる少数キャリアのテール電流がなく、オフ切り替えが速い。GaN の HEMT はゲート酸化膜を持たず、ヘテロ界面の二次元電子ガス（2DEG）を直接ゲート電界で制御するため、ゲート電荷が小さく特に高速です。

第二に、高速スイッチングできると周辺部品が小さくなる。スイッチング損失は周波数に比例して増えますが、1回あたりの損失が小さければ周波数を上げる余地が生まれます。周波数を上げるとトランス・インダクタ・コンデンサが小さくでき、電源全体が劇的に小型軽量化します。これが GaN の急速充電器が手のひらサイズな理由です。

スイッチング損失の概略:

  Psw ≈ ( Eon + Eoff )・fsw

    Eon, Eoff : 1回のオン/オフで失うエネルギー
    fsw       : スイッチング周波数

  WBG は Eon+Eoff を下げる
   → 同じ損失なら fsw を上げられる
   → 受動部品（トランス・コイル・コンデンサ）が小型化

SiC と GaN ── 物性で用途が分かれる

両者ともワイドバンドギャップですが、得意分野は物性で明確に分かれます。

SiC は縦型構造で電流をチップの厚み方向に流すため大電流を稼ぎやすく、加えて熱伝導率が Si の3倍以上あって発熱を逃がしやすい。EV のメインインバータのように高耐圧・大電流・高温が要る場所に向きます。GaN は HEMT の横型構造で2DEG の高い移動度を活かし、中耐圧・高周波で圧倒的な速さを発揮しますが、放熱は基板に依存します。だから数百Vクラスの高効率・高密度電源（急速充電器やサーバ電源）が主戦場です。

なぜ「物性の壁」を材料で破るのか

Si の MOSFET は微細化で性能を伸ばしてきましたが、パワー素子の壁は微細化ではなく材料そのものの絶縁破壊電界と熱の上限にあります。ロジック側でクロックや並列度が消費電力で頭打ちになるのが /semiconductor/power-wall/ のパワーウォールなら、パワー素子側の壁は「Si の Ec ではこれ以上薄いドリフト層を作れない」という材料の限界です。MOSFET の動作そのものは /semiconductor/mosfet-operation/ と同じ電界効果ですが、効くパラメータが情報密度ではなく耐圧・損失・放熱に移る——だから解決策も微細化ではなく、Eg と Ec の大きい新材料への置き換えになるのです。

まとめ

• パワー半導体の効率は導通損失（オン抵抗）とスイッチング損失で決まり、ワイドバンドギャップはこの両方を同時に下げる。
• 耐圧を支えるドリフト層は Wdrift ≈ 2・BV / Ec で、Ec が高い SiC・GaN は同じ耐圧を薄く高濃度に作れるためオン抵抗が桁で下がる（バリガ指数で Ec が3乗で効く）。
• Ec が高いのは バンドギャップ Eg が広く衝突電離が起きにくい ためで、Eg の広さは高温動作・低漏れ電流にも効く。
• スイッチング損失は寄生容量とテール電流の小ささで下がり、高速化で受動部品が小型化する。
• SiC は縦型・高熱伝導で高耐圧大電流（EV インバータ）、GaN は横型 HEMT・高速で中耐圧高周波（高密度電源） と物性で住み分ける。前提となる pn 接合は /semiconductor/pn-junction/、素子動作は /semiconductor/mosfet-operation/ を参照。