コンピュータアーキテクチャの抽象階層図 ─ アプリからトランジスタまで

なぜ階層で積むのか ─ 抽象＝隠蔽と契約の二重性

現代のコンピュータは、人間が書いた1行のコードを、最終的にシリコン上のトランジスタが導通/遮断するという物理現象へ変換して実行します。この巨大な落差を、誰も一度に扱えません。そこで設計は層に分割されます。各層は 下の複雑さを隠す抽象（abstraction） であると同時に、隣接層を結ぶ 契約（contract） でもある。この二重性が階層の核心です。

抽象として見ると、上の層は下の実装詳細を知らずに済みます。アプリ開発者はトランジスタの閾値電圧を知る必要がない。契約として見ると、各境界には「上は何を期待してよく、下は何を保証するか」という取り決めがある。契約が安定していれば、契約を変えずに上下を独立に進化させられます。コンパイラの最適化を変えてもCPUは動き、CPUの内部実装を総入れ替えしても既存バイナリは走る ── これは契約が層を疎結合にしているからです。

7層の抽象スタックを一望する

上から下へ、各層と「その層が扱う対象」「下を隠す抽象」「隣との契約」を並べます。上が抽象的・ソフト寄り、下が具体的・物理寄りです。

┌──────────────────────────────────────────┐  抽象的・ソフト
│ 1 アプリ／アルゴリズム                    │  問題領域・データ構造
├──────────────────────────────────────────┤  ← 言語仕様・API（契約）
│ 2 高級言語（C/Rust/Python …）            │  変数・関数・型・制御構造
├──────────────────────────────────────────┤  ← ABI/呼出規約（契約）
│ 3 ISA（命令セットアーキテクチャ）        │  命令・レジスタ・アドレス空間
├──────────────────────────────────────────┤  ★ ハード／ソフトの契約 ★
│ 4 マイクロアーキテクチャ                  │  パイプライン・キャッシュ・OoO
├──────────────────────────────────────────┤  ← RTLの動作仕様（契約）
│ 5 RTL／論理ゲート                        │  AND/OR/FF・組合せ＋順序回路
├──────────────────────────────────────────┤  ← セルライブラリ（契約）
│ 6 トランジスタ／回路                      │  MOSFET・スイッチ・配線遅延
├──────────────────────────────────────────┤  ← デバイスモデル（契約）
│ 7 デバイス物理                            │  キャリア・電界・量子効果
└──────────────────────────────────────────┘  具体的・物理寄り

下りていくほど扱う単位が「意味」から「電子」へ移ります。1層の1動作（例: 配列の総和）が、下層では何十・何百もの動作（命令列→μOP→ゲート遷移→電荷移動）へ展開される ── 各境界が1対多の翻訳点になっている、というのが全体像です。

各層の役割と境界の契約

層ごとに「何を担い、下に何を委ね、上に何を約束するか」を見ます。

注目すべきは契約の性質の変化です。上の方の契約（言語仕様・ISA）は機能的で「結果がこうなる」を約束し、タイミングは約束しません。下の方の契約（RTL以下）は物理的で、遅延・電圧・タイミング余裕という連続量を扱います。この「機能の世界」と「物理の世界」の継ぎ目こそ、設計の難所が集中する場所です。

最重要境界：ISAというハードとソフトの契約

7つの境界は等価ではありません。中でも ISA（命令セットアーキテクチャ）は別格 で、ここがソフトウェア世界とハードウェア世界を分ける憲法的な境界線です。ISAは「ソフトから見える状態（レジスタ・メモリ・命令の意味）」だけを定義し、それがどう速く実装されるかには一切踏み込みません。

上から見たISA（ソフトの視点）
  コンパイラ → 命令列・レジスタ・呼出規約だけを知っていればよい
  実行が1サイクルか100サイクルかは契約外（結果だけ保証される）

下から見たISA（ハードの視点）
  マイクロアーキ → ISAの意味さえ守れば内部は自由
  パイプライン段数・キャッシュ容量・OoOの有無は実装者の裁量

この分離の威力は互換性です。8086とCore i9は同じx86系ISAの契約を守るので、20年前のバイナリが今のCPUで動く。内部実装（マイクロアーキテクチャ）は世代ごと総入れ替えされても契約は不変です。ISAとマイクロアーキの区別、CISC/RISCの違いはISAのCISCとRISCとCPUアーキテクチャ系統樹が詳説します。

マイクロアーキからゲート、トランジスタへ ─ 物理へ降りる

ISAの下では、契約が物理へ近づきます。マイクロアーキテクチャはISAの意味を保ったまま速度を稼ぐ層で、パイプライン化・キャッシュ・アウトオブオーダ実行などはすべてこの層の工夫です。ここでISAの命令はさらに細かいμOPへ分解されることもあり、1命令が複数の内部動作へ展開されます。

さらに下、RTL（レジスタ転送レベル）／論理ゲートは、マイクロアーキの構造をブール論理と順序回路（AND/OR/フリップフロップ）で表現する層です。「クロックの各立ち上がりで、この信号からこの信号へ値が転送される」という同期的な動作が契約になります。HDL（Verilog/VHDL）で書かれ、論理合成ツールがこれをゲートの網へ変換します。

最下層に近いトランジスタ／回路は、ゲートを実際のMOSFETスイッチで実現する層です。ここで初めて「0/1」が「低電圧/高電圧」という連続量の近似になり、配線の抵抗・容量による遅延が現れます。1個のNANDゲートが数個のトランジスタで構成される具体はCMOSインバータが原理から扱います。そしてデバイス物理は、トランジスタが導通する仕組み（キャリア・電界・閾値電圧）そのもの ── ここで抽象スタックは物理法則に着地します。

漏れる抽象 ─ 下層は完全には隠れない

理想は「各層が下を完全に隠す」ことですが、現実の抽象はすべて漏れます（"all non-trivial abstractions leak"）。下層の性質が契約の穴をすり抜けて上層に染み出すのです。代表的な漏れを整理します。

性能の漏れが最も身近です。ISAの契約は「結果」しか約束しないので、同じ命令列でもキャッシュに乗るかどうかで実時間は何十倍も変わる。だからチューニングとは、本来隠れているはずの下層（キャッシュ容量・分岐予測・メモリ帯域）の挙動を上層から逆算して合わせる作業になります。最も危険な漏れはセキュリティ面で、SpectreやMeltdownは「マイクロアーキの投機実行は結果に影響しないはず」という抽象の前提が、実行時間という副作用経路で破れた事件でした。詳細はマイクロアーキテクチャ側チャネルが扱います。

まとめ

• コンピュータは7層（アプリ／高級言語／ISA／マイクロアーキ／RTL・論理ゲート／トランジスタ／デバイス物理）で積まれ、各層は下を隠す抽象であると同時に隣を結ぶ契約でもある。
• 層を分ける本当の目的は隠蔽より独立進化。契約（インターフェース）を固定すれば実装を何度でも作り直せる。
• 最重要境界はISAで、ソフトから見える状態だけを規定し、速度や実装方式には踏み込まない。これが互換性（古いバイナリが新CPUで動く）を支える。
• 上の境界の契約は機能的（結果を約束）、下の境界は物理的（遅延・電圧を扱う）。継ぎ目に設計の難所が集中する。
• 抽象はすべて漏れる。性能・有限性・並べ替え・側チャネルとして下層が染み出し、これがチューニングとセキュリティの主戦場になる。