固定小数点とDSP演算 ─ 飽和・スケーリング・MAC

なぜ固定小数点で信号処理を回すのか

浮動小数点ユニットは指数を持つため広いダイナミックレンジを自動で扱えますが、回路は大きく消費電力も高くつきます。フィルタやFFT、音声・無線のベースバンド処理のように、扱う値の大きさがおおむね既知で範囲が限られる用途では、指数を捨てて小数点の位置を設計時に固定してしまえば、演算は整数加算・整数乗算だけで済みます。これが固定小数点（fixed-point）であり、安価なDSPコアやFPGA、組み込みSoCの信号処理が浮動小数点なしで成立する理由です。

固定小数点の本質は、ハードウェアは整数として値を持ち、小数点の位置はプログラマの解釈の中にだけ存在するという点にあります。同じビットパターンを「整数」と読むか「小数を含む数」と読むかはスケールの取り決め次第です。だから固定小数点の難しさは回路ではなく、桁あふれ・精度・スケール管理という設計判断に集約されます。

Q表記とダイナミックレンジ

小数点位置の取り決めを表すのが Qm.n表記 です。Qm.n は整数部にmビット、小数部にnビットを割り当てる意味で、符号ビットを別に数える流儀では合計が 1 + m + n ビットになります（符号付きQ15なら16ビットで Q1.15、整数部は符号ぶんの1ビットだけ）。

ハードウェアが保持するのは整数値Iですが、解釈上の実数値は次の関係になります。

実数値 = I × 2^(-n)          （I は 2 の補数で格納された整数）
最小刻み（分解能） = 2^(-n)   （LSB が表す重み）
表現範囲（符号付き Qm.n）= −2^m 以上 2^m 未満、刻み 2^(-n)

ここから固定小数点の核心が見えます。nを増やせば分解能（刻みの細かさ）が上がるが、同じ語長ではmが減って表せる最大値が小さくなる。浮動小数点と違い指数で範囲を伸縮できないので、ダイナミックレンジは語長そのものに縛られ、精度と範囲はビットの取り合いになります。16ビットなら表せる桁数の比はおよそ 2^16、約96dB分しかなく、これをどこに割り当てるかがQ点の選択です。

飽和とラップアラウンド ── あふれたらどう振る舞うか

固定小数点では範囲が固定なので、加算や累積でオーバーフローが避けられません。あふれたときの挙動には2つの流派があります。

2の補数の加算をそのまま使うと、最大の正値に1を足した瞬間に最小の負値へラップアラウンドします。アドレス計算ならこの巡回が正しい挙動ですが、信号処理では最大振幅の波形がいきなり逆極性の最大値へ飛ぶことになり、致命的なクリック音や画像の白黒反転を生みます。そこでDSPは飽和演算を標準装備し、あふれた値を表現可能な上限・下限に張り付かせます。歪みは生じますが、信号が破綻せず「潰れる」だけで済むため、聴感・視覚上はるかに穏当です。

丸めとビット成長 ── 乗算が桁を増やす

固定小数点の乗算ではビット成長（bit growth）が起きます。Qm.n 同士を掛けると、整数として (語長×2) ビットの積になり、小数部の重みは 2^(-n) × 2^(-n) = 2^(-2n) すなわち小数部がn＋n＝2nビットに倍増します。Q1.15×Q1.15なら結果は32ビット幅で小数部30ビット、形式は Q2.30（符号ビットが2つ並び、うち1つは冗長な符号ビット）になります。これを元の語長へ戻すには、下位ビットを捨てるスケーリング（右シフト）と、捨て方を決める丸めが必要です。

Q1.15 × Q1.15 の流れ
  16bit × 16bit → 32bit 積（小数部 30 ビット ＝ Q2.30、符号ビットが2つ＝1つ冗長）
  目的が Q15 なら 小数部を 15 ビット減らす ＝ 右へ 15 ビットシフト
  捨てる 15 ビットの扱いが「丸め」：
    切り捨て（truncation）  : 下位を捨てるだけ。負方向に偏ったバイアスが残る
    最近接丸め              : 捨てる最上位ビットを見て繰り上げ判定。バイアスを抑える
    収束丸め（最近接偶数）  : ちょうど中間は偶数側へ。統計的バイアスを打ち消す

単純な切り捨ては実装が最も軽い一方、常に小さい側へ寄るため**直流バイアス（DCオフセット）が累積し、フィルタの出力に直流成分が漏れます。これを嫌う用途では浮動小数点の丸めと同様に最近接偶数丸め（収束丸め）**を使い、中間値を偶数側へ振り分けて平均的なバイアスをゼロに近づけます。なお乗算結果には符号付き×符号付きで現れる余分な符号ビットがあり、Q2.30 を Q1.15 に戻す際は1ビット左シフトして冗長な符号ビットを詰める実装も多く、ここを誤ると6dBのゲインずれになります。

ガードビット付きアキュムレータとMACユニット

DSPの中核演算はFIRフィルタや内積に現れる積和（Multiply-Accumulate, MAC）、すなわち acc = acc + a × b の反復です。これを支えるのがMACユニットで、Boothエンコーディングとワレスツリーで構成した高速乗算器の直後に、累積専用の広い加算器とアキュムレータレジスタを直結したデータパスです。

ここで決定的なのがガードビット（guard bits）付きアキュムレータです。N個の積を足し込むと、和は最悪で log2(N) ビットぶん成長します。256タップのFIRなら8ビット分です。これを乗算積と同じ幅のレジスタに溜めると途中で必ずあふれます。そこでDSPのアキュムレータは積より数ビット広く取り、この余剰をガードビットと呼びます。

MAC データパスの幅設計（例：16bit×16bit）
  積          : 32 ビット（フル精度、切らずにそのまま足す）
  アキュムレータ: 40 ビット（= 32 + 8 ガードビット）
  ガードビット8 → 2^8 = 256 回までの累積で途中オーバーフロー無し
  最終出力時に：右シフトでスケール調整 → 丸め → 飽和 → 16bit へ

ガードビットがあるおかげで、長い積和の途中では一切飽和も丸めもせず、フル精度の積をそのまま溜め込める点が重要です。途中で飽和すれば前述のとおり結合則が壊れて誤差が出るため、「途中は溜めるだけ、最後に一度だけ整形する」のが正しい順序です。

スケーリング戦略という設計判断

固定小数点の実装では、各段でどれだけ右シフトしてスケールを合わせるかというスケーリング戦略が品質を左右します。早めにシフトすれば（入力スケーリング）オーバーフローは確実に防げますが、下位ビットを捨てるぶんSNRが落ちます。遅らせれば（アキュムレータに溜め切ってから最後にシフト）精度は保てますが、ガードビットが足りないとあふれます。つまりオーバーフロー回避と量子化雑音の最小化はトレードオフで、信号の取り得る最大振幅（ヘッドルーム解析）に基づいてQ点とシフト量を割り付けるのがDSP設計の要諦です。係数をINT8量子化で持つ近年のエッジ推論も、本質的には同じスケール管理問題を解いています。

まとめ

• 固定小数点は小数点位置を設計時に固定し、ハードは整数として値を持つ。Qm.n はLSBの重みを 2^(-n) に定め、指数を持たないぶんダイナミックレンジは語長に縛られ、精度と範囲はビットの取り合いになる。
• オーバーフロー時はラップアラウンド（剰余で折り返す）より飽和（上下限でクリップ）が信号処理で好まれる。ただし飽和は結合則を壊すため、途中で飽和させない設計が要る。
• 乗算は小数部がn＋n＝2nに伸びるビット成長を起こし、右シフトと丸めで語長へ戻す。切り捨てはDCバイアスを残すので最近接偶数丸めが無難。
• MACユニットは高速乗算器の積を切らずにガードビット付きの広いアキュムレータへ溜め、長い積和の途中オーバーフローを防ぐ。最後に一度だけスケール調整・丸め・飽和して目的の幅へ戻すのがDSPデータパスの定石。