ロードストアキューとメモリ曖昧性除去

なぜメモリ命令だけ特別扱いが要るのか

アウトオブオーダ実行はレジスタ依存をリネーミングで解き、揃ったオペランドから順不同で実行します。ところがメモリ命令はレジスタと違い、どの番地を読み書きするかが実行してアドレスを計算するまで分からないという厄介さを持ちます。r1 と r2 が衝突するかはレジスタ番号を見れば即わかりますが、store [r3] と load [r4] が同じ番地かは、r3 と r4 の中身（実効アドレス）が確定するまで判定できません。

この「同じ番地かどうか分からない」状態を**メモリ曖昧性（memory ambiguity）と呼び、それを解いて順序を守る処理がメモリ曖昧性除去（memory disambiguation）です。担うのがロードストアキュー（LSQ）**で、ロードキュー（LQ）とストアキュー（SQ）に分かれます。

LSQが守る順序とストアフォワーディング

メモリ命令間にもレジスタと同じ依存があります。守るべきは真のRAW（先のストアが書いた値を後のロードが読む）だけで、WAR/WAWはストアバッファとリネームで吸収できます。LSQはロードとストアをそれぞれプログラム順で並べ、アドレスと値（ストアは未コミットのデータ）を保持します。

ロードが発行されると、LSQはそのロードより前にあるストアのうち同一アドレスのものを探します。見つかれば、そのストアの値をキャッシュやメモリを介さずロードへ直接渡します。これがストアフォワーディングです。ストアはコミットされるまでキャッシュに書けない（投機的かもしれない）ため、メモリを読んでも古い値しか得られません。SQ内の最新ストアから直接転送することで初めて正しい値が得られます。

アドレスが未確定なら、どうするか

問題は、ロードを発行したいのに先行ストアのアドレスがまだ計算されていない場合です。とりうる方針は二つあります。

実際のメモリアクセスでは、未確定ストアと後続ロードが本当に同じ番地である割合はごく一部です。そこで現代の高性能コアは投機的に振る舞い、先行ストアのアドレスが未確定でもロードを先に走らせます。ただし「いつも投機」では衝突が多いコードで取り消しが頻発するため、メモリ依存予測器で投機の可否を学習します。

メモリ依存予測 ― 投機するかを学ぶ

メモリ依存予測器は「このロードは未確定の先行ストアと衝突しやすいか」を、過去の挙動から予測します。代表がStore Setsです。これは「過去に衝突したロードとストアの組」を同じ集合（store set）にまとめ、あるロード → それと過去に衝突したストア群 のように対応づけて記録します。あるロードに対し、その store set 内のストアがまだ未確定なら、そのロードは投機せずに待たせます。逆に対応するストアが無ければ自由に先行させます。

順序違反の検出とリプレイ

投機が外れる、すなわちメモリ順序違反（memory order violation）は次の形で起きます。ロードを先行発行したが、その後で確定した先行ストアが実は同一アドレスだった――ロードは古い値を読んでしまっています。

検出はストア側で行います。ストアのアドレスが確定したとき、LSQはロードキューを後方検索し、そのストアより後ろのプログラム順で既に実行済みかつ同一アドレスのロードを探します。該当があれば、そのロードは読むべき値を取り逃した違反ロードです。

順序違反の発生とリプレイ（時系列）

  store [r3]   ; r3 未確定のまま発行待ち
  ...
  load  [r4]   ; 投機的に先行実行 → 古い値を取得（誤り）
  ...
  (後で) r3 確定 → [r3] == [r4] と判明
        ↓ ストアがLQを後方検索し違反ロードを発見
  load 以降をフラッシュ → load から再実行（リプレイ）

なぜキャッシュの裏でこれが効くのか

LSQはコミット前のストアを溜める緩衝でもあります。ストアはキャッシュの原理に従いコミット時に初めてキャッシュへ書き戻され、それまではSQ内に滞留します。だからこそ後続ロードはSQから値を得る必要があり、ストアフォワーディングが不可欠になります。さらにロードを投機先行させることで、長レイテンシのキャッシュミスを後続命令の陰に隠せます。パイプラインのハザードで見た「依存待ちの停滞」を、メモリ領域でも投機で乗り越えるのがLSQの役目です。

まとめ

• メモリ命令はアドレスが実行まで未確定なため、レジスタと別にLSQが順序を追跡してメモリ曖昧性を除去する。
• 同一アドレスの先行ストアからロードへ直接値を渡すストアフォワーディングでRAWを守る。アドレス／サイズが噛み合わないと転送は失敗しストール要因になる。
• アドレス未確定時はメモリ依存予測でロードを投機先行させ、隠れた並列度を引き出す。外れにくいよう過去の衝突を学習する。
• 先行ロードが確定ストアと衝突するメモリ順序違反はストアがLQを後方検索して検出し、違反ロード以降をリプレイして正しさを回復する。