P4によるプログラマブルデータプレーン

転送ロジックを製造後に書き換える

従来のスイッチASICは、対応するヘッダ形式（Ethernet、IPv4、VLANなど）とテーブルの構成が製造時点で固定されています。新しいカプセル化方式やカスタムヘッダを扱いたければ、ASIC自体を作り直すかベンダーのファームウェア更新を待つしかありませんでした。転送ロジックがハードウェアに焼き込まれている以上、ネットワークオペレータ自身がパケット処理の中身を変える余地はほぼありません。

P4（Programming Protocol-independent Packet Processors） は、この制約を取り払うために設計されたドメイン固有言語です。「どのヘッダをどう解釈し、どのテーブルでどう照合し、どう書き換えて送り出すか」をプログラムとして記述し、それをターゲットのチップ（P4対応ASIC、FPGA、汎用CPU上のソフトウェアスイッチ）向けにコンパイルします。プロトコルの知識がASICの回路ではなくコンパイル対象のプログラムとして表現される、これがP4の核心です。

PISA：パーサ・マッチアクション・デパーサ

P4が想定する処理モデルは PISA（Protocol Independent Switch Architecture） と呼ばれ、パケットは3段階を順に通過します。

パーサは状態機械として記述され、「Ethernetヘッダを読み、EtherTypeが0x0800ならIPv4ヘッダへ遷移」のように、次に読むべきヘッダをフィールド値から決めます。任意の深さのカプセル化（トンネル内トンネルなど）もステート遷移として素直に表現できます。パース後、各ヘッダはメタデータとともに**PHV（Packet Header Vector）**というオンチップのレジスタ群に展開され、以降の段はバイト列ではなくこの構造化データを扱います。

生パケット ─Parser─> PHV（構造化ヘッダ集合）
                        │
                        ▼
              Match-Action Stage 1
              Match-Action Stage 2
                    …
              Match-Action Stage N
                        │
                        ▼
                    Deparser ─> 出力パケット

マッチアクションテーブルはP4処理の中心で、テーブルごとに「どのフィールドの組をキーにするか（マッチキー）」と「一致時にどのアクションを実行するか」を定義します。マッチの種類には完全一致、最長プレフィックス一致、範囲一致、三項一致（TCAMによるワイルドカード）があり、ルーティングテーブルならプレフィックス一致、ACLなら三項一致、というように用途に応じて選べます。アクションは「特定の出力ポートへ転送」「TTLをデクリメント」「カプセル化ヘッダを追加」など、PHV上のフィールドを読み書きするプリミティブの組み合わせです。テーブルはパイプライン上に複数段並び、あるステージの出力（書き換えたPHVやメタデータ）が次のステージの入力になります。

最後のデパーサはPHVを実際のバイト列へ書き戻します。あるヘッダを削除したければデパーサでその出力を省略するだけでよく、逆に新しいヘッダを追加する処理もパーサ・テーブル・デパーサの組み合わせで表現できます。

固定機能ASICとの違い

固定機能ASICでは、ヘッダ解析ロジックとテーブルの段数・キー幅がすべてハードウェア設計時に決まっています。VXLANのような新しいカプセル化に対応するには、そのヘッダを解釈する回路が最初から用意されているか、ベンダーが用意するまで待つしかありません。P4対応スイッチでは、同じチップ（PISAを実装したASIC、代表例がTofinoのようなプログラマブルスイッチングASIC）の上で、P4プログラムを差し替えるだけでヘッダ形式・テーブル構成・処理の順序そのものを変更できます。

処理速度の面でも、P4対応ASICはパイプラインの各ステージを固定サイクルで通過させるアーキテクチャを採用し、プログラム可能でありながら回線速度でのパケット処理を狙う設計になっています。ただし全ての段が有限のマッチアクションステージ数とPHV幅という物理的な資源制約の中に収まる必要があり、任意に複雑なプログラムが無制限に載るわけではありません。

インネットワークコンピューティングへの応用

転送ロジックをプログラムできるということは、パケットがスイッチを通過する過程そのものに計算を仕込めることを意味します。これがインネットワークコンピューティング（In-Network Computing）の基盤です。代表的な応用は次のとおりです。

• インバンドテレメトリ（INT）: パケットが通過するたびに各スイッチが自分のキュー長・タイムスタンプ・ECMPの選択結果などをヘッダに追記していく仕組みで、経路上の詳細なテレメトリをパケット自身が運んで戻ってきます。専用の監視トラフィックを別途流さずに、実トラフィックに相乗りしてネットワーク内部の状態を可視化できます。
• インネットワーク集約: 分散機械学習の勾配集約のように、複数サーバーからの値をスイッチ内で合算してから次段へ送ることで、ロードバランサを経由するより手前でトラフィック量そのものを減らします。
• スイッチ内ロードバランシング・輻輳検知: テーブルのアクションとしてハッシュベースの負荷分散ロジックを実装したり、キュー長の変化をヘッダに埋め込んで送信元へフィードバックしたりできます。

まとめ

P4は、スイッチの転送ロジックを固定回路からコンパイル対象のプログラムへ移した言語です。パケットはパーサでヘッダを構造化データ（PHV）へ展開され、マッチアクションパイプラインの各ステージでテーブル照合とアクション適用を受け、デパーサで再びバイト列へ組み立てられます。固定機能ASICが対応プロトコルとテーブル構成を製造時に固定するのに対し、P4対応スイッチはヘッダ定義からパイプライン構造までプログラムで指定でき、新プロトコルの追加にハードウェア更新を要しません。この柔軟性は、インバンドテレメトリやインネットワーク集約のようにパケット処理そのものに計算を埋め込むインネットワークコンピューティングの土台にもなっています。ただし計算資源は有限のステージ数とPHV幅に縛られており、万能の計算機ではなく「回線速度で完了できる処理に特化したプログラマブル転送」である点が、P4を理解するうえでの現実的な境界線です。