組込みのADC／DAC

アナログの世界とデジタルの世界をつなぐ

マイコンが扱えるのは離散的な整数だけですが、現実の温度・電圧・音・光は連続量です。この断絶を埋める双方向の変換器が ADC（アナログ・デジタル変換器）と DAC（デジタル・アナログ変換器）です。ADC は連続電圧を整数コードへ「読み取り」、DAC は整数コードを連続電圧へ「書き戻し」ます。組込みではこの二つが、センサ入力から制御出力までの信号経路の両端を担います。

本稿は入力側の主役である逐次比較（SAR）ADC の内部動作を軸に、分解能とサンプリングレートの独立性、精度を支配する基準電圧、入力を切り替え固定するマルチプレクサとサンプルホールド、そして出力側の DAC と、その安価な代替である PWM 擬似アナログ出力までを原理から整理します。入力段の信号調整そのものは /embedded/sensor-interfacing/ が土台になります。

SAR ADC：二分探索で1ビットずつ確定する

組込みマイコンに最も広く内蔵されるのが逐次比較型（SAR: Successive Approximation Register）ADC です。中身は三つの部品でできています。内部 DAC、比較器（コンパレータ）、そして SAR ロジックです。動作は二分探索そのものです。

[SAR ADC の変換手順（Nビット）]

1. 入力電圧 Vin をサンプルホールドで捕捉し保持する
2. SAR は最上位ビット(MSB)を仮に 1 と置く
     → 内部DACが Vref/2 を出力
3. 比較器が Vin と DAC出力を比較
     Vin が大きい → そのビットを 1 で確定
     Vin が小さい → そのビットを 0 に戻す
4. 次の下位ビットへ移り、2〜3 を繰り返す
     (毎回、探索範囲が半分に絞られる)
5. LSB まで N 回繰り返すと N ビットのコードが確定

ここで重要なのは、変換に必ず N クロック（＋捕捉時間）かかる点です。12ビットなら12回の比較を要します。この「1ビットずつ絞る」性質が SAR ADC の速度と分解能の住み分けを決めます。全ビットを同時に判定するフラッシュ型は超高速な代わりに素子が指数的に増え、デルタシグマ型はオーバーサンプリングとノイズシェーピングで超高分解能を稼ぐ代わりに低速です。SAR はその中間で、中分解能（8〜16ビット）・中速（〜数 Msps）という組込みの主戦場にちょうど収まります。

分解能とサンプリングレート：混同しやすい二つの軸

ADC の性能は独立した二つの軸で語ります。**振幅方向の刻み（分解能）と時間方向の刻み（サンプリングレート）**です。この二つを混同すると仕様の読み違いが起こります。

分解能は N ビットで表し、フルスケールを2のN乗段に分割します。識別できる最小電圧差が1LSB です。

1LSB = Vref / 2^N

例) Vref = 3.3V, N = 12bit
    1LSB = 3.3 / 4096 ≒ 0.806 mV

理想SNR(dB) ≒ 6.02 * N + 1.76
    → 12bit で約74dB, 16bit で約98dB が理論上限

ただしこのビット数は理想値です。基準電圧の雑音・非直線性（INL/DNL）・熱雑音が上乗せされ、実力は**有効ビット数（ENOB）**として別途規定されます。カタログの分解能ビット数より ENOB が小さいのが常で、精度を語るなら分解能ではなく ENOB を見ます。

一方サンプリングレート fs は、1秒あたり何回サンプルを取るかです。ここには標本化定理（ナイキスト）が絶対の制約として効きます。

基準電圧：精度の天井はここで決まる

SAR の変換式 1LSB = Vref/2^N が示すとおり、全コードの物理的な意味は基準電圧 Vref を尺度にしています。したがって Vref の誤差はそのまま全測定のゲイン誤差になります。Vref が1%高ければ、あらゆる読み値が1%低く出ます。分解能をいくら上げても、Vref がふらつけば下位ビットは意味を持ちません。

実装では Vref の供給元を選ぶことが精度設計の第一歩です。電源電圧をそのまま Vref に使う（レシオメトリック構成）と回路は簡素ですが、電源リップルがそのまま測定雑音になります。ただし例外があり、抵抗分圧型センサをその同じ電源で駆動する場合は、電源が揺れても分圧比が変わらないため、あえて Vref を電源と共通化するとリップルを原理的に打ち消せます。用途に応じて「独立した高精度リファレンス」か「レシオメトリック」かを選び分けるのが要点です。

マルチプレクサとサンプルホールド：どのチャネルの、いつの一瞬か

マイコンの ADC は普通1個しかありませんが、入力ピンは複数あります。これを束ねるのがアナログマルチプレクサです。MUX が複数の入力ピンから1つを選んで ADC コアへ接続し、チャネルを順に切り替えて走査します。ここで注意すべきは、MUX は同時変換ではなく時分割だという点です。チャネル間には切り替えと再セトリングの時間差が生じるため、複数チャネルを厳密に同時刻で取りたい場合は、複数 ADC コアや同時サンプルホールド機構が要ります。

もう一つの要が**サンプルホールド（S/H）**回路です。SAR は変換に N クロックかかるため、その間に入力が動くと二分探索の物差しがぶれて正しいコードになりません。そこで変換開始の瞬間に入力電圧をコンデンサへ捕捉し、変換が終わるまで保持します。「いつの一瞬を測ったか」を確定させるのが S/H の役割です。

高速な連続取り込みでは、変換のたびに CPU が値を読むと割り込み負荷で破綻します。ADC 完了をトリガに DMA で結果をメモリへ直接流し込む構成が定石で、この仕組みは /embedded/dma-transfers/ が詳しく、走査を駆動するタイマや変換完了割り込みの扱いは /embedded/microcontroller-architecture/ の割り込みコントローラの理解が前提になります。

DACとPWM：デジタルを連続量へ戻す二つの道

出力側は逆変換です。デジタル値を連続電圧に戻すには、真の DAC を使う道と、PWM で擬似的に作る道の二択があります。

真の DAC は、抵抗ラダー（R-2R 網など）でコードに比例した電圧を直接生成します。出力は連続的で応答も速く、オーディオ DAC や高速な波形出力に向きます。DAC の分解能・基準電圧・直線性の考え方は ADC と鏡像です。

安価な代替が PWM（パルス幅変調）＋ローパスフィルタです。多くのマイコンは DAC を持たなくてもタイマ由来の PWM 出力を豊富に備えるため、追加部品ほぼゼロで擬似アナログを作れます。原理は「一定周波数の方形波のデューティ比を変え、その時間平均を取る」ことです。

[PWM 擬似アナログ出力]

固定周期 T の中で ON 時間 = デューティ比 D を可変
出力の時間平均電圧：
    Vavg = D * Vdd          (D は 0〜1)

例) Vdd = 3.3V, D = 0.25 → Vavg ≒ 0.825V

方形波そのままは高周波成分だらけなので
RC ローパスで平均化して初めて滑らかな電圧になる：
    fc = 1 / (2 * π * R * C)   ← PWM周波数より十分低く

PWM は擬似アナログ以外に、そのままモータや LED を駆動する電力制御にも直結します。この場合はローパスで平均化せず、負荷（コイルの慣性、目の残像）そのものが平均化装置として働く点も押さえておくと、両者が同じ原理の応用だと見通せます。省電力の観点では出力段を止める設計が絡み、/embedded/low-power-sleep-modes/ と併せて考えると全体像がつながります。

まとめ

組込みの ADC／DAC は、離散のデジタルと連続のアナログを行き来させる双方向の変換器です。入力側の SAR ADC は内部 DAC と比較器で基準電圧を二分探索し、N ビットに N クロックを費やします。その精度は分解能（振幅の刻み）とサンプリングレート（時間の刻み）という独立した二軸で決まり、天井は基準電圧の安定度が握ります。マルチプレクサが「どのチャネルか」を、サンプルホールドが「いつの一瞬か」を確定させ、高速連続取り込みは DMA と割り込みで支えます。出力側は真の DAC と PWM 擬似アナログの二択で、後者はデューティ比の平均化という一点さえ掴めば、分解能とリップルのトレードオフまで一気に見通せます。ADC と DAC を「別々の周辺機能」ではなく「同じ物差しを共有する表裏の変換」として捉えると、精度設計もデバッグも一本の筋で理解できます。