割り込みと例外処理の原理 ─ ベクタ・優先度・MSI-X

なぜ割り込みが要るのか ─ ポーリングの限界

CPUがデバイスの状態レジスタを延々と読み続けて「データ来たか？」と問い合わせる方式（ポーリング）は、デバイスが暇なときCPU時間を無駄に食い潰します。逆にデバイス側から「準備できた」とCPUへ知らせられれば、CPUはその間まったく別の処理を回せます。これが**割り込み（interrupt）**です。

割り込みが届くと、CPUは現在実行中の命令を区切りのよい境界まで進めてから実行を中断し、レジスタ状態を退避して割り込みハンドラへ制御を移します。ハンドラが処理を終えると退避した状態を復元し、中断した地点から何事もなかったように再開します。鍵は、CPUが任意の場所で割り込まれるのではなく、命令境界という安全な点でのみ受理することです。これにより、アウトオブオーダ実行で内部が乱雑に動いていても、アーキテクチャ状態としては一貫した断面で中断・再開できます。

同期例外と非同期割り込み ─ 似て非なる2つ

CPUの正常な命令の流れを断ち切る事象には2種類あります。両者はハードウェア的に同じ「ベクタへ飛ぶ」機構を共有しますが、発生源とタイミングがまったく異なります。

例外はさらに3つに分かれます。フォールト（fault）は原因命令の前に報告され、ハンドラが状況を是正したら同じ命令を再実行します。ページフォルトが典型で、欠落ページを割り当ててから再実行すれば成功します。トラップ（trap）は原因命令の後に報告され、int3（ブレークポイント）やシステムコール命令のように次の命令へ進みます。**アボート（abort）**は深刻なハードウェアエラーで、原因命令を特定できず再開も保証されません。

ベクタとディスパッチ ─ 番号からハンドラへ

割り込みや例外が起きたとき、CPUは「どのハンドラへ飛ぶか」をベクタ番号で決めます。x86では**IDT（Interrupt Descriptor Table）**という256エントリの表があり、ベクタ番号を添字にハンドラのアドレス・特権レベル・ゲート種別を引きます。0〜31番は例外用に固定（0=ゼロ除算、14=ページフォルト等）、32番以降がデバイス割り込みに使えます。

割り込み受理の流れ（x86の例）
  デバイス -> APIC -> CPUへベクタ番号 v を通知
       |
       v
  CPU: 現在命令を境界で停止 -> 現状態を退避
       |
       v
  IDT[v] を引く -> ハンドラ・特権・スタック切替を取得
       |
       v
  特権遷移(ユーザ -> カーネル) -> ハンドラ実行 -> iret で復帰

Armでは番号ごとの巨大な表ではなく、例外ベクタテーブルの少数の固定オフセット（同期例外・IRQ・FIQ・SError）へ分岐し、ソフトウェアが原因レジスタ（ESR）を読んで詳細を判別する設計です。いずれも本質は「ハードウェアが原因をエンコードし、決められた入口へ制御を移す」ことです。

ピン割り込みからMSI/MSI-Xへ ─ 線を捨てる

初期のPCIは物理的な割り込みピン（INTx）を使いました。デバイスがピンの電圧を変化させ（レベルトリガ）、その線を共有する複数デバイスが同じ線をワイヤードORで叩きます。問題は深刻でした。線が共有されるため、割り込みが来るとどのデバイスか分からず全員に問い合わせが要る。線の本数が足りずベクタが枯渇する。PCIeのようにポイントツーポイント化した世界に物理ピンは馴染まない。

これを解いたのがMSI（Message Signaled Interrupts）です。発想の転換は「割り込みを専用の線ではなく特定アドレスへのメモリ書き込みで表す」こと。デバイスはあらかじめ割り当てられたアドレスへ、あらかじめ決めたデータ（ベクタ番号を含む）を書き込むだけで割り込みになります。これは通常のDMAと同じメモリ書き込みトランザクションとしてバスを流れ、割り込みコントローラがそれを受けてCPUへ配送します。

MSI-XはMSIを拡張し、デバイスが最大2048個の割り込みを持て、各エントリの宛先アドレス・データ・マスクを個別に設定できます。これがマルチキューNICやNVMeで決定的に効きます。受信キューごと・CPUコアごとに別ベクタを割り当てれば、各コアが自分のキューの割り込みだけを処理し、ロック競合やキャッシュ移動を避けられるからです。

APIC/GIC ─ 配送・優先度・アフィニティ

デバイスが上げた割り込みを「どのCPUへ・どの優先度で・いつ」届けるかを決めるのが割り込みコントローラです。x86ではAPIC（各コアのLocal APICと、I/O APIC／割り込みリマッピングユニット）、Armでは**GIC（Generic Interrupt Controller）**が担います。

配送で要となるのが3つの概念です。

• 優先度: ベクタには優先度があり、高優先度の割り込みは低優先度のハンドラ実行中でもプリエンプト（横入り）できます。逆に処理中はそれ以下の優先度をマスクし、取りこぼしと無限の入れ子を防ぎます。Local APICのTPR（Task Priority Register）やGICのプライオリティマスクがこの閾値を持ちます。
• アフィニティ: 各割り込みをどのCPUへ送るかの指定です。特定コアへ固定（physical）すれば、そのコアのキャッシュに関連データが温まったまま処理でき、キャッシュの局所性を活かせます。コア集合へ分散（logical/lowest-priority）も選べます。
• EOI（End Of Interrupt）: ハンドラが処理を終えたらコントローラへ完了を通知し、同種割り込みの再受理を許可します。これを怠ると割り込みが二度と来ない、あるいは嵐のように再発します。

割り込み配送の全体像
  デバイス --MSI書き込み--> [割り込みリマッピング/IO-APIC or GIC Distributor]
                                |  宛先CPU・ベクタ・優先度を決定
                                v
                     [Local APIC / GIC Redistributor] (各コア)
                                |  優先度がTPRを超えればコアへ割り込み
                                v
                            CPUコア -> ハンドラ -> EOI

CPU間で直接割り込みを送る**IPI（Inter-Processor Interrupt）**も同じ機構を使います。TLBシュートダウン（他コアのTLBを無効化）やスケジューラの再分配は、あるコアが他コアへIPIを撃って実現されます。

割り込みモデレーションとNAPI ─ 多すぎる割り込みを抑える

10GbE/100GbEでは毎秒数百万パケットが到来し得ます。1パケット1割り込みでは、ハンドラへの出入り（コンテキスト退避・復元・キャッシュ汚染）だけでCPUが飽和し、割り込みライブロック（割り込み処理に追われ本来の仕事が一切進まない状態）に陥ります。

対策は2方向です。第一に割り込みモデレーション（coalescing）で、デバイスが「Nパケットたまる」または「Tマイクロ秒経過」まで割り込みを保留し、まとめて1回上げます。レイテンシとCPU負荷のトレードオフをこの閾値で調整します。第二にNAPI（Linuxの新APIモデル）で、最初の割り込みを受けたら以降の割り込みを一時的にマスクし、ポーリングへ切り替えてリングのパケットをまとめて吸い上げ、流入が途切れたら割り込みへ戻します。

要は、低負荷では割り込みの即応性を、高負荷ではポーリングのスループットをいいとこ取りする適応制御です。同じ思想は、割り込みを上半分（最小限の受理）と下半分（softirq/tasklet/threaded IRQ）に分割し、重い処理をハンドラの外へ追い出す設計にも現れます。ハンドラ内で長居しないことが、システム全体の応答性を守る鉄則です。

まとめ

• 割り込みは命令境界という安全点で受理され、状態退避→ベクタ番号でハンドラへディスパッチ→復帰、という流れで非同期事象を処理する。
• 例外は同期で原因命令を特定でき（フォールト／トラップ／アボート）、正確な例外として退役時点で確定する。割り込みは非同期で原因命令を持たず命令境界に相乗りする。
• レガシなINTxピン共有は誰の割り込みか不明という欠点があり、MSI/MSI-Xは割り込みをメモリ書き込みで表すことでこれを解消、MSI-Xは最大2048ベクタを個別設定できキューごと・コアごとの割り当てを可能にする。
• APIC/GICが宛先CPU・優先度・アフィニティを決定し、EOIで完了を通知、IPIでコア間割り込みを送る。MSIの安全性は割り込みリマッピングが支える。
• 高負荷ではモデレーションとNAPIで割り込みをポーリングへ切り替え、割り込みライブロックを避ける。低負荷の即応性と高負荷のスループットを適応的に両立する。

割り込みは、DMAで運ばれたデータの「完了通知」であり、PCIe上をメモリ書き込みとして流れ、キャッシュ局所性を意識して配送先が選ばれます。データの流れと通知の流れを一体で押さえると、I/O経路の全体像が見通せます。