セルバランシング：パッシブ／アクティブ均等化の原理

なぜ直列パックは「そろえないと使えない」のか

電池パックは必要な電圧を得るためにセルを直列につなぎます。問題は、直列接続では すべてのセルに同じ電流が流れる ことです。各セルの容量・内部抵抗・自己放電速度はわずかに異なり、温度分布も均一ではないため、充放電を重ねると SOC（充電状態）のばらつき が広がっていきます。直列パックの電圧・電流がどうふるまうかの基礎は /power/circuit-fundamentals/ を前提にします。

このばらつきが厄介なのは、保護を 最弱セル単位 でかけざるを得ないためです。充電中はいちばん容量の小さいセル（または既にSOCの高いセル）が真っ先に上限電圧に達し、そこで充電を止めなければなりません。放電中は逆に最も早く下限に達するセルで止めます。結果として、ほかのセルにまだ余裕があっても パック全体が最弱セルに律速され、使える容量が目減りします。さらにばらつきを放置すると、最弱セルが過充電・過放電にさらされやすくなり、劣化と安全リスクを加速させます（劣化と熱暴走の機構は /power/battery-degradation-bms/ を参照）。

ばらつきの正体 ── 容量差と自己放電差

均等化が必要になる物理的な理由は二つに分けて理解します。

容量ばらつきは「使うたびに端で開く」ため、満充電付近で電圧差として顕在化します。自己放電ばらつきは「置いておくとじわじわ開く」ドリフトです。多くのBMSはセル電圧（高SOC域ではOCVがSOCに敏感）を指標に、しきい値を超えた最高電圧セルを均等化対象として選びます。

パッシブバランス ── 高いセルを抵抗で「捨てる」

パッシブ方式は最も単純で、各セルに 放電抵抗とスイッチ（バランスFET） を並列につなぎます。あるセルの電圧が他より高いとき、そのセルのスイッチを閉じて抵抗に電流を流し、余剰の電荷を 熱として捨てて 低いセルのレベルまで下げます。

パッシブバランスの構成（1セルぶん）:

  セル(+) ──┬──────────── 上のセルへ
            │
          [ Rbal ]      ← 放電抵抗（例 33Ω）
            │
          [ SW ]        ← バランスFET（BMSがON/OFF）
            │
  セル(-) ──┴──────────── 下のセルへ

  バランス電流 Ibal ≈ Vcell / Rbal
    例: 3.6V / 33Ω ≈ 0.11A（110mA）

  電荷移動はなし。高いセルの余剰だけを放電して
  低いセルに「合わせにいく」= 捨てる方式

バランス電流は Vcell / Rbal で決まり、現実には抵抗の発熱許容（ワット定格）に縛られて 数十〜数百mA にとどまります。これが所要時間を支配します。あるセルの過剰電荷を ΔQ（単位 Ah）とすると、時間 ≈ ΔQ / Ibal です。たとえば 50mAh の偏差を 100mA で消すなら約0.5時間ですが、大型セルで偏差が大きいと数時間〜十数時間に及びます。

パッシブの長所は 回路が単純・安価・小面積・制御も容易 なことで、ノートPC・工具・小型機器など民生用パックの主流です。短所は、捨てたエネルギーがすべて無駄になり（効率の損失）、抵抗が発熱するため熱設計上はバランス電流を上げにくいことです。発熱を扱う一般論は /power/power-thermal-design/ と同じで、Ibal^2 × Rbal の損失が熱になります。

アクティブバランス ── 電荷を「移す」

アクティブ方式は、高いセルの余剰電荷を 低いセルへ運ぶ ことで均等化します。捨てずに移すため原理的に効率が高く、放電中でも均等化でき、大容量パックで真価を発揮します。電荷を運ぶ「バケツ」に何を使うかで方式が分かれます。いずれもエネルギーを一時的に蓄えて別のセルへ放出する、小型のDC-DC変換であり、基本トポロジは /power/dcdc-topology-map/ と同じ系統です。

キャパシタ方式は「電荷をバケツリレーする」イメージで、二つのセル電圧の差ぶんだけコンデンサが充放電します。移送効率はスイッチと配線の抵抗による損失で決まり、隣接セル間は速いものの、離れたセル間は中継が必要で遅くなります。インダクタ方式は 磁界にエネルギーを蓄えて移す ため放電のように熱で捨てる損が原理的になく、フライバック的に双方向で電荷を渡せます。トランス方式は、巻線比で複数セルへ同時に分配できるのが強みで、いちばん高いセルから一括で低いセル群へ回す構成が組めます。

インダクタ方式の電荷移送（隣接2セル間、概念）:

  フェーズ1: 高いセル ── L ── にスイッチを入れ、
            インダクタ電流を立ち上げる（エネルギーをLに蓄積）

  フェーズ2: スイッチを切り替え、L に溜めたエネルギーを
            低いセルへ放出（電流を低いセルに流し込む）

  → 抵抗で捨てず「磁気エネルギーとして運ぶ」ため
    パッシブより高効率。電流（=移送速度）はLと
    スイッチング周波数・デューティで設計する

どちらを選ぶか ── バランス電流・効率・コスト

選択は「捨てる無駄を許せるか」と「どれだけ速く・大きく均等化したいか」の綱引きです。

実務では、バランス電流が小さすぎると 使用中に開くばらつきに追いつけない（均等化レートがドリフトレートに負ける）ため、想定する容量偏差・自己放電差・運用サイクルから必要な電流と所要時間を見積もって設計します。パッシブで足りる小容量・低ばらつき用途なら無理にアクティブにする必要はなく、逆にセル数が多くサイクルの厳しい大容量パックでは、効率と均等化速度の差がそのまま 使える容量と寿命 に効いてきます。

まとめ

• 直列パックは全セルに同電流が流れるため、容量差・自己放電差で SOCがばらつき、最弱セルが使える容量を律速 する。保護は最弱セル単位でかかるため、ばらつきは利用率の損失と過充電・過放電リスクに直結する。
• パッシブバランス は高いセルを抵抗で放電して低いセルに合わせる方式。Ibal ≈ Vcell/Rbal の数十〜数百mAと小電流で、余剰を熱で捨て、主に充電終盤の高SOC域で効く。単純・安価で民生小型パックの主流。
• アクティブバランス はキャパシタ・インダクタ・トランスで高いセルから低いセルへ電荷を移送する方式。効率が高く放電中・静置中でも均等化でき大容量に向くが、セルごとのスイッチと蓄積素子で回路が複雑高コスト。
• 選択は 無駄（捨てる損）と均等化速度・コスト の綱引き。基礎量は /power/circuit-fundamentals/、移送回路の系統は /power/dcdc-topology-map/、保護と劣化・熱暴走の全体像は /power/battery-degradation-bms/ を参照。