デジタルPLL（位相同期ループ）

PLL を3ブロックで開ける

PLL（Phase-Locked Loop, 位相同期ループ）は、内部の発振器の位相を外部から与えた参照信号の位相に一致させ続けるフィードバック系です。位相が一致していれば周波数も一致するので、周波数逓倍・クロック逓倍・受信信号からのクロック抽出・搬送波再生など、あらゆる「同期」の土台になります。デジタルPLL（ADPLL/DPLL）は、この系を離散時間の数値演算で構成したものです。基本は次の3ブロックの負帰還ループに尽きます。

参照位相 θi ─►( 位相比較器 PD )─► 位相誤差 e ─►( ループフィルタ LF )─► 制御語 v ─►( NCO )─┐
                    ▲                                                                        │
                    └──────────────── 帰還位相 θo ◄──────────────────────────────────────────┘

• 位相比較器（PD）：参照位相 θi と NCO の帰還位相 θo の差 e = θi − θo を出す。
• ループフィルタ（LF）：位相誤差を平滑・積分し、NCO への制御語 v を作る。ループの次数と動特性はここで決まる。
• 数値制御発振器（NCO）：制御語に比例した速さで位相を進める、デジタルの発振器。

各ブロックが「なぜそう振る舞うか」を順に開封します。

位相比較器：誤差の作り方が方式を決める

位相比較器は位相差を数値化するブロックですが、入力の性質によって実装が変わります。

• 信号が正弦波（キャリア同期）：入力とNCO出力を乗算すると、sin(θi)·cos(θo) の積和公式から (1/2)[sin(θi−θo) + sin(θi+θo)] が得られます。和成分（高周波）をループフィルタが落とし、差成分 sin(θi−θo) が残ります。位相差が小さければ sin(θi−θo) ≈ θi−θo と線形化でき、誤差はほぼ位相差に比例します。
• 信号が矩形・データ（クロック復元）：立ち上がりエッジのタイミング差を測る。バン・バン型（早い/遅いの符号だけを返す）や、データ遷移で位相を推定する Gardner 検出器・Mueller-Muller 検出器などを使います。

NCO：位相アキュムレータという積分器

NCO（Numerically Controlled Oscillator）は、位相アキュムレータ（加算器＋レジスタ）で構成します。毎サンプル、制御語 v を位相レジスタに足し込むだけです。

phase = (phase + v) mod 2^N        # 毎クロックで実行、N ビット位相
out   = sin_table[ phase >> (N-M) ]  # 上位 M ビットで正弦波テーブルを引く

制御語 v が大きいほど位相の進みが速く、出力周波数が高くなります。サンプリング周波数を fclk、位相語を N ビットとすると、出力周波数は次式です。

fout = v * fclk / 2^N

ここで本質的なのは、NCO は制御語（≒周波数指令）を積分して位相を生む純粋な積分器だという点です。周波数を入れると位相が出る——この「1個ぶんの積分」がループの中に必ず含まれるため、PLL は最低でも1次の積分特性を内在的に持ちます。位相アキュムレータの離散時間モデルは、単位遅延を持つ積算器なので、その伝達関数と極の位置は Z変換とシステム の枠組みで単位円上の積分器として解析できます。

ループの次数と定常追従：1次か2次か

ループフィルタの構成が、PLL が「どんな入力まで誤差ゼロで追えるか」を決めます。ループ全体の次数は、開ループに含まれる積分器の数で数えます。NCO が積分器を1個持つため、フィルタが純ゲイン（積分なし）でも1次PLLになります。

• 1次PLL（LF＝定数ゲイン）：一定周波数の入力にロックできるが、周波数がずれた分だけ定常位相誤差が残る（sin(θe) がそのオフセットを打ち消す値で釣り合う）。周波数ランプ（ドップラーなど）には追従できない。
• 2次PLL（LF＝比例＋積分, PI）：フィルタに積分器を1個足し、ループに積分器が2個になる。一定周波数オフセットを定常位相誤差ゼロで追従でき、周波数ランプに対しても有限誤差で追える。実用のPLLはほぼこれ。

ループフィルタ（PI）の離散時間実装は、比例路と積分路の和です。この構造は、比例項が即応、積分項が定常偏差の除去を担う点で PID制御の原理 の PI と同じ考え方です（D項は雑音増幅を嫌って通常使いません）。

integ += Ki * e            # 積分路：周波数オフセットを記憶し定常誤差を消す
v      = Kp * e + integ    # 比例路 + 積分路 → NCO 制御語

ループ帯域：追従性とジッタ抑圧のトレードオフ

閉ループで見ると、PLL は入力位相に対するローパスフィルタとして働きます。ループ帯域 BL（雑音帯域）より遅い位相変動は忠実に追従（＝出力にそのまま通す）し、BL より速い位相変動は減衰させます。ここに設計上の根本的なトレードオフが生まれます。

ポイントは、ジッタには入力側から来るものとNCO内部で発生するものがあり、ループ帯域が両者に逆向きに効くことです。帯域内（BL 未満）では入力ジッタは通過し NCO ジッタは抑圧され、帯域外（BL 超）では入力ジッタは抑圧され NCO ジッタが支配的になります。したがって最適なループ帯域は「入力ジッタが小さく NCO が粗い系」では広め、「入力がきれいで NCO が良質だが入力に位相雑音が多い系」では狭め、と入力側と発振器側の雑音バランスで決まります。この閉ループが負帰還ループである以上、位相余裕とゲイン余裕を確保しないと発振する——その安定性の見方は フィードバックと安定性・ナイキスト と共通です。

応用1：クロック復元（CDR）

シリアル通信では、クロック線を別に引かずデータ信号だけを送ります（NRZ など）。受信側はデータの遷移エッジからタイミングを抽出し、ビット中央でサンプリングするクロックを再生します。これがクロック・データ・リカバリ（CDR）で、その心臓部が PLL です。

課題は「連続同符号（0や1が続き遷移が無い区間）」で位相情報が途切れることです。この間 PLL はフライホイール（積分器に蓄えた周波数を頼りに惰性で位相を維持）で乗り切ります。遷移が疎になるほど帯域を狭めて記憶を長く保つ必要があり、送信側は 8b/10b などのラインコードで最小遷移密度を保証してこれを助けます。ループ帯域は、供給ジッタ耐性（低速ジッタは追従、高速ジッタは無視）の規格マスクを満たすよう選びます。

応用2：キャリア同期

コヒーレント復調では、受信側で送信搬送波と同一周波数・同一位相の基準を再生しないと、I/Q を正しく分離できません（位相が θ ずれると信号点全体が θ 回転する）。PLL で搬送波位相を追い込むのがキャリア同期です。変調がかかった信号では単純な乗算型PDが使えないため、変調成分を除いてから位相を測る工夫をします。

• コスタスループ：I 枝と Q 枝で復調し、I·Q（BPSKなら）を誤差信号に使う。信号のデータ変調を打ち消して位相誤差だけを取り出す、キャリア同期の定番。
• 判定指向（DD）：シンボル判定結果を使って変調を除去し、残差位相を誤差とする。高次QAMのキャリア位相追従に使う。

この搬送波・位相同期は、I/Q 平面上でコンステレーションの回転を止める操作にほかならず、変調方式（AM・FM・QAM） のコヒーレント復調と表裏一体です。

まとめ

デジタルPLLは、位相比較器・ループフィルタ・NCO を負帰還で結び、NCO の位相を入力位相へ引き込み続ける回路です。要点は、(1) NCO が周波数指令を積分して位相を生む内在的な積分器であること、(2) 実用の2次PLLは PI 型フィルタを持ち、積分項が周波数オフセットを定常誤差ゼロで追い、比例項がゼロ点で位相余裕を稼いで安定化すること、(3) ループ帯域が「追従性・引き込み速度」と「入力ジッタ抑圧」を天秤にかける最重要パラメータで、入力側と NCO 側の雑音バランスで最適点が決まること、(4) 離散時間ゆえループ遅延と量子化（リミットサイクル）に注意し、帯域をサンプリング周波数より十分低く取ること。これらを押さえれば、CDR のクロック復元からコスタスループのキャリア同期まで、同期回路の挙動が式の裏付けつきで読めるようになります。