ゲートドライバ設計：絶縁・ブートストラップ・負バイアス

ゲートドライバは何を解いているのか

パワーMOSFETやIGBTのゲートは絶縁されたコンデンサで、定常的には電流を流さず、オン・オフのたびに容量を充放電するだけです（/power/mosfet-switching-physics/）。制御ICのPWM出力はこの容量を素早く動かすだけの電流を出せないため、間にゲートドライバを挟みます。ドライバの仕事は突き詰めると三つです。(1) PWM論理を正しいゲート電圧へ変換する、(2) ハイサイド素子のフローティング基準を成立させる、(3) 必要な瞬間に必要な電流を出し入れして遷移速度を制御する。本稿はこの三つを、ブートストラップ・絶縁・負バイアスという実装手段に分解して説明します。

ハイサイド駆動の難しさ ── ソースが動く

ハーフブリッジの上側（ハイサイド）スイッチを駆動するとき、最大の問題はゲートの基準点であるソース端子が固定電位でないことです。ローサイドがオンならハイサイドのソースはほぼグランド、ハイサイドがオンならソースは入力電圧 Vin まで跳ね上がる。Nチャネル素子を完全にオンさせるにはゲートをソースより Vgs（例 10〜15V）高くする必要があるため、ハイサイドのゲート電圧はソースに乗って Vin + Vgs まで持ち上げなければなりません。この「ソースを基準に浮いた電源」をどう作るかが、ハイサイド駆動設計の核心です。

ハーフブリッジ（Nチャネル×2）の電位関係

   Vin ──┬───────────────┐
         │            [Q_HS] ハイサイド
         │  ソース電位 SW │  ← Q_HS オンで SW ≈ Vin、オフで SW ≈ GND
   ブート │              │     ハイサイドのゲート基準が GND〜Vin を上下動
   容量   ├── SW ─────────┤
   C_boot │            [Q_LS] ローサイド
         │              │
   GND ──┴───────────────┘

  ハイサイドゲート電圧 = SW(可動) + Vgs   … 浮いた電源が要る

ブートストラップ ── 浮いた電源を1個のダイオードと容量で作る

最も安価な解がブートストラップです。ローサイドがオンでスイッチノード SW がグランドに近い間に、内部電源 Vcc からブートストラップダイオードを通してブートストラップ容量 C_boot を Vcc 近くまで充電しておく。次にハイサイドをオンしたい瞬間、SW が持ち上がってもダイオードが逆バイアスで切り離されるため、C_boot が SW を基準にした浮き電源として働き、ハイサイドゲートを SW + Vcc 付近まで駆動できます。追加部品はダイオード1個と容量1個だけで、絶縁電源が要らないのが利点です。

C_boot の容量は「ハイサイドオン期間中にゲート充電とドライバ静止電流で失う電荷ぶん、電圧降下を許容内に収める」条件で決めます。小さすぎるとオン期間中にゲート電圧が垂れて Ron が増え（導通損失増）、大きすぎると充電が間に合わない。設計の出発点は C_boot ≫ Q_total / ΔV_許容（Q_total はゲート電荷＋漏れ電荷）です。

絶縁ゲートドライバ ── ガルバニック絶縁とCMTI

ブートストラップの限界を超える、あるいは高電圧で一次側と二次側を電気的に切り離す（感電・故障波及の防止）必要がある場合、絶縁ゲートドライバを使います。ロジック側とゲート側を絶縁バリア（容量結合・磁気結合・光結合）で隔て、信号だけを越えさせる構成です。ハイサイド／ローサイドの基準が完全に独立するため、デューティ制約もなく連続オンも自在です。HVDCや高電圧データセンタ給電（/power/hvdc-48v-datacenter/）のような高電位差環境では事実上必須になります。

絶縁ドライバの性能を決める最重要指標が CMTI（Common-Mode Transient Immunity、コモンモード過渡耐量） で、単位は kV/μs です。意味は「絶縁バリアの両端の電位差が急変したとき、何 kV/μs まで誤動作せず耐えられるか」。

ミラークランプと負バイアス ── dv/dt誤オンを止める

オフ側の素子には別の脅威があります。ハーフブリッジで対向素子が高速にオンすると、その dv/dt がオフ中素子の帰還容量 Cgd を通してゲートに変位電流を注入し、ゲート電圧を押し上げます。これがしきい値 Vth を超えると、オフのはずの素子が一瞬オンして上下が同時導通（シュートスルー）し、過大電流と損失、最悪は破壊に至ります。これが dv/dt誘起の誤オン（パラサイティック・ターンオン） です。対策は二つあります。

ミラークランプは、オフ期間中にゲートを低インピーダンスでソースへ短絡する機能です。Cgd が注入する電流を、ドライバの強力なクランプ経路がソースへ吸い込んでしまえば、ゲート電位は持ち上がれません。外付けゲート抵抗 Rg を経由するとクランプ経路のインピーダンスが上がって効きが鈍るため、ドライバ内部にクランプ専用ピンを設け、Rg をバイパスして直接ゲートを掴むのが定石です。

負バイアスは、オフ電圧をグランドではなく負電圧（例 -3〜-5V）に沈める手法です。オフ時のゲート電位に Vth ぶんの余裕（ノイズマージン）を作るため、dv/dt が多少ゲートを押し上げても Vth に届きません。SiCのように Vth が低く（例 2V前後）誤オンしやすい素子では、負バイアスがほぼ必須になります。

ピーク駆動電流とゲート抵抗 ── 速度・損失・EMIのトレードオフ

最後に遷移速度の制御です。ゲートを充放電する電流が大きいほどミラープラトーが速く終わり、電圧電流オーバーラップによるスイッチング損失（/power/mosfet-switching-physics/）が減ります。この電流を決めるのがドライバのピーク出力電流と外付けゲート抵抗 Rg です。

ゲート充電のおおまかなモデル（オン時）

  Ig(peak) ≈ (Vdrive − Vplateau) / (Rg + Rg_int + Rg_drv)
  プラトー時間 ≈ Qgd / Ig

    Vdrive    : ドライバ出力電圧（例 +15V）
    Vplateau  : ミラープラトー電圧（≈ Vth + Id/gfs）
    Rg        : 外付けゲート抵抗（設計者が決める）
    Rg_int    : 素子内部ゲート抵抗（データシート値、変えられない）
    Rg_drv    : ドライバ出力段の抵抗
    Qgd       : ミラー（帰還）電荷

Rg を下げれば Ig が増えて遷移が速くなり、スイッチング損失は減ります。しかし速くするほど dv/dt と di/dt が跳ね上がり、寄生インダクタンス Ls による V_spike = Ls × di/dt のサージ、リンギング、そして放射・伝導EMIが悪化します。速度はスイッチング損失とEMI・サージの正面衝突で決まるため、無条件に速くはできません。実務ではターンオンとターンオフでゲート抵抗を分け（オフ側だけ速くして誤オンとデッドタイムを詰める等）、損失・EMI・誤オン耐性を個別に最適化します。

まとめ

• ゲートドライバの三仕事は論理→ゲート電圧変換・ハイサイドの浮き電源成立・遷移速度制御。ハイサイドはソースが動くため、ソースを基準にした浮いた電源が要る。
• ブートストラップはダイオードと容量で安価に浮き電源を作るが、ローサイドオン期間でしか再充電できないため100%デューティ不可・最小オフ時間必須・初期充電必須という限界を持つ。連続オンや高信頼用途は絶縁ドライバへ。
• 絶縁ドライバの最重要指標はCMTI（kV/μs）。スイッチノードの dv/dt が絶縁バリアの寄生容量に変位電流を流すため、素子の dv/dt が CMTI を超えてはいけない。SiC/GaNでは特に厳しい。
• オフ側の dv/dt誤オンはミラークランプ（オフ時にゲートを低インピーダンスで短絡し電荷を逃がす）と負バイアス（オフ電圧を負に沈めてマージンを増やす）で防ぐ。両者は目的が異なり併用する。
• 遷移速度はピーク駆動電流とゲート抵抗 Rg で決まる。Rg を下げれば損失は減るが dv/dt・di/dt が増えサージとEMIが悪化する。デバイス物理は/semiconductor/wide-bandgap-power/、損失機構は/power/mosfet-switching-physics/を参照。