電源ループ補償とボード線図：位相余裕と安定性設計

補償設計は「素のボード線図を描く」ことから始まる

/power/pwm-feedback-control/ で見たとおり、電源の安定性は一巡したループ利得が1（0dB）に落ちる周波数での位相余裕で決まります。では実際にどう極・零点を置くのか。鍵は、補償器を設計する前に 補償器を除いたパワー段＋変調器の周波数特性（プラント特性）をボード線図で正確に把握することです。

ボード線図は横軸を対数周波数、縦軸を利得（dB）と位相（度）の二段で描いた図です。各段（パワー段・変調器・補償器）の利得は積なのでdBでは足し算、位相も足し算になります。だから「プラントの素の形」を描けば、あとは補償器の利得・位相を足し合わせて目標のループ形状に整える作業になります。

降圧パワー段の素特性 ── LC二次極とESR零点

電圧モードの降圧コンバータでは、出力LCフィルタが伝達特性を支配します。インダクタLと出力コンデンサCが直列共振を作り、共振周波数で 二次極（複素共役極） が現れます。

LC二次極の共振周波数とESR零点
  共振周波数  f_LC = 1 / (2π√(L・C))
  ESR零点    f_esr = 1 / (2π・ESR・C)

  f_LC より下 : 利得フラット、位相ほぼ0度
  f_LC 付近   : 利得が −40dB/dec で急落、位相が一気に180度遅れる
  f_esr 以降  : ESRが効いて利得の傾きが −20dB/dec に戻り、位相が90度戻る

二次極の怖さは位相です。一次極なら位相遅れは最大90度ですが、二次極は 2つの極が同じ周波数に重なる ため、共振点で位相が180度近くまで一気に遅れます。しかもダンピングが小さい（Q が高い）ほど、その遅れは狭い帯域で急峻に起きます。ここで補償が間に合わないと、ループ利得が1のまま位相が180度に達し発振します。

救いが ESR零点 です。出力コンデンサには等価直列抵抗（ESR）があり、高い周波数ではコンデンサのインピーダンスよりESRが支配的になります。この境目が零点として働き、利得の傾きを −40dB/dec から −20dB/dec へ戻し、位相を90度持ち上げます。アルミ電解のようにESRが大きいコンデンサは f_esr が低く、二次極のすぐ上に零点が来て位相回復を助けます。逆にセラミックは低ESRで f_esr が非常に高く、零点の助けが期待できないため補償が難しくなります。

クロスオーバ周波数とゲイン余裕の目標

補償後のループ利得が1（0dB）を横切る周波数が クロスオーバ周波数 fc です。fc が高いほど応答は速くなりますが、無闇に上げられません。目安は スイッチング周波数 fsw の約10分の1 です。

クロスオーバ周波数とスイッチング周波数の関係
  fc ≒ fsw / 10  （実務の目安。1/5〜1/20の幅で運用される）

  fc を上げすぎると : スイッチングリプル(fsw成分)がループに回り込み
                      位相も不確かな高域でゲインが残って発振しやすい
  fc を下げすぎると : 負荷急変への応答が鈍く、出力の落ち込みが大きい

なぜ10分の1か。サンプリング（スイッチング）に伴う遅れや、平均化モデルが破綻する高域の不確かさを避けるためです。fsw に近づくほどモデルの信頼性が落ち、リプル成分そのものがループに混入します。fc を fsw の10分の1あたりに留めれば、平均化モデルが妥当な領域で安定性を語れます。

安定性の余裕は二つの指標で測ります。位相余裕 は fc での位相遅れと −180度の差で、実用上 45〜60度 を狙います。もう一つが ゲイン余裕 で、位相が −180度に達する周波数での利得が0dBからどれだけ下にあるかを示します。概ね 6〜10dB以上 を確保しておくと、部品ばらつきや負荷条件の変化で利得が多少上振れしても0dB交差点で位相が回りきらず、安定を保てます。

Type II と Type III ── 極零の置き方の違い

補償器は誤差増幅器の周りに抵抗とコンデンサを組み、低域に積分極（原点極）、中域に零点、高域に極を配置します。配置する零点・極の数で型が分かれます。

Type II は原点極・零点1・高域極1の三要素です。1個の零点が作れる位相進みは90度に届きません。これで足りるのは、プラントの位相遅れが90度程度に収まる場合——典型は 電流モード制御 です。電流の内側ループがLCの二次極を一次系に縮約するため、外側ループから見たプラントは実質一次極＋ESR零点となり、Type II の位相進みで十分間に合います。アルミ電解のように ESR零点が fc より低く来る電圧モード でも、その零点が位相を戻してくれるので Type II で足ります。

Type III は零点2・極3（原点極含む）を持ち、零点を2つ重ねることで 180度近い位相進み を作れます。これが必要になるのが、低ESRセラミックを使った 電圧モードのLC二次極プラント です。ESR零点が遠くて頼れないので、補償器側の2つの零点を LC共振周波数の手前に並べて置き、二次極が作る180度の位相遅れを能動的に打ち消します。具体的には、零点ペアを f_LC の少し下に、高域極の1つはESR零点に重ねて利得の戻りを相殺し、もう1つを fsw の半分あたりに置いてスイッチングノイズを抑え込みます。

設計の進め方 ── ボード線図上の手順

実際の補償設計は、プラントの素特性を描いてから補償器を重ねる反復作業です。

ループ補償の設計手順
  1. fsw を決め、fc ≒ fsw/10 を仮置きする
  2. パワー段＋変調器の素のボード線図を描く
     f_LC（二次極）と f_esr（ESR零点）の位置を確定
  3. Type を選ぶ：LC二次極が fc 近くに残るなら Type III
                  電流モード／ESR零点が低いなら Type II
  4. 補償器の零点を二次極（またはプラント極）の手前に配置し
     fc での位相を持ち上げる
  5. 高域極をESR零点・fsw/2 付近に置きノイズを抑える
  6. fc で利得が0dBを −20dB/dec で横切るよう積分利得を調整
  7. 位相余裕45〜60度・ゲイン余裕6〜10dB以上を確認
     不足なら零点・極を動かして 4 へ戻る

この反復で、低域の直流精度（積分の高利得）と高域のノイズ耐性（高域極）を両立しつつ、fc 近傍の位相余裕を稼ぎます。なお出力コンデンサのESRや容量、インダクタンスは温度・経年・ロットでばらつくため、f_LC や f_esr も動きます。最悪条件（低ESR・容量増減の両端）でも位相余裕とゲイン余裕が崩れないかを必ず検証します。

まとめ

• 補償設計は 補償器を除いたパワー段＋変調器の素のボード線図 を描くことから始まる。利得も位相も各段の足し算になるので、素の形に補償器を重ねて目標形状へ整える。
• 電圧モードの降圧パワー段は 出力LCの二次極 で位相が共振点で180度近く一気に遅れ、ESR零点 で利得の傾きが −20dB/dec に戻り位相が90度回復する。低ESRほどESR零点が遠く補償が難しい。
• クロスオーバ周波数 fc はスイッチング周波数の約10分の1 に置く。高すぎるとリプルが回り込み、低すぎると応答が鈍る。
• 安定性は 位相余裕45〜60度・ゲイン余裕6〜10dB以上 を目標にする。fc 近傍は −20dB/dec の一本傾きで0dBを横切らせるのが鉄則。
• Type II（零点1・極2）は電流モードやESR零点が低いプラント向け、Type III（零点2・極3）は二次極を残す低ESR電圧モード向けで、2つの零点で180度近い位相進みを作る。
• 前提は /power/pwm-feedback-control/、パワー段の動作は /power/buck-converter-analysis/、過渡応答とQの基礎は /power/rlc-transient-response/ を参照。