PoL（Point of Load）コンバータと分散給電アーキテクチャ

給電は「どこで電圧を作るか」で損失と応答が決まる

最新のプロセッサやFPGA、ASICは、コア電圧が1V前後、消費電流が数十〜数百Aという「低電圧大電流」の極致にあります。ここで設計者が直面するのは、電圧を作る場所をどこに置くかという問題です。電源を基板の隅にまとめて1V・200Aを作り、長い銅配線で負荷まで運ぶと、配線抵抗による電圧降下と損失が致命的になります。電圧降下 = I × R、配電損失 = I の2乗 × R であり、電流が大きいほど両者が爆発的に効くからです。

PoL（Point of Load）とは、この問題への構造的な答えです。降圧コンバータを負荷の真横（数mm〜数cm）に配置し、長い配線には高い電圧を流して電流を抑え、低い電圧は短い距離だけ流す。これにより配電損失と電圧降下を最小化します。本稿ではPoLの原理、それを束ねる中間バスアーキテクチャ（IBA）、そして集中給電との設計判断を、配電損失と過渡応答の両軸で解説します。降圧の動作原理そのものは /power/dcdc-topology-map/ を前提とします。

PoLコンバータ ── 負荷の直近で最終降圧する

PoLは「負荷点で電圧を作る」という配置思想であり、トポロジとしては非絶縁の同期整流バックコンバータが一般的です。重要なのは回路形式そのものより、負荷との物理的距離をゼロに近づけることにあります。なぜ近接が効くのかを2点に分けて見ます。

第一に配電区間の電流を下げられる。例えば1V・100Aの負荷を、基板の隅で1Vを作って運ぶと、配電路には100Aが流れます。代わりに負荷直近にPoLを置き、配電路には12Vを流して負荷点で1Vへ落とせば、配電区間の電流は 100A × 1V / 12V ≒ 8.3A（変換効率を無視した電力一定の概算）まで下がります。電流が約12分の1なら、同じ配線抵抗での損失は12の2乗分の1、すなわち約144分の1に激減します。

集中給電 vs PoL近接 ── 配電区間に流れる電流

  負荷: 1V × 100A = 100W、配電配線抵抗 R を一定と仮定

  集中給電(隅で1V生成):
    配電電流 = 100A      → 配電損失 ∝ 100^2 = 10000（基準）
    電圧降下 = 100A × R   → 1V系では数十mVの降下でも致命的

  PoL近接(配電は12V、負荷点で1Vへ):
    配電電流 ≒ 8.3A      → 配電損失 ∝ 8.3^2 ≒ 69（約1/144）
    電圧降下 = 8.3A × R   → 12V系なので同じ降下mVでも誤差として無害

第二に過渡応答が距離に支配される。コアは数ナノ秒で電流が数十A跳ね上がるため、電源は急峻な負荷ステップに追従して電圧を保たねばなりません。電源と負荷の間の配線が長いと、そのインダクタンス（配線は寄生インダクタを持つ）が電流の急変を妨げ、負荷点の電圧が瞬間的に大きく沈みます。負荷直近にPoLとデカップリングコンデンサを置くことで、急変電流の供給経路を物理的に短くし、配線インダクタンスによる電圧落ち込みを抑えられます。配線のL・C・Rが作る過渡の振る舞いは /power/rlc-transient-response/ と同じ物理です。

中間バスアーキテクチャ（IBA）── IBCとPoLの2段構成

PoLを基板全体に何十個も配置するとき、それらに何ボルトを配るかが次の論点です。各PoLへ直接48Vを配ると、PoL自身が48V→1Vという大きな降圧比を担い、効率とデューティ制御が苦しくなります。そこで広く使われるのが**中間バスアーキテクチャ（IBA: Intermediate Bus Architecture）**です。

IBAは給電を2段に分けます。上流の中間バスコンバータ（IBC: Intermediate Bus Converter）が48V（または24V）を12V前後の中間バス電圧へ一括変換し、基板上を中間バスとして配る。各負荷の直近に置いたPoLが、その中間バスから最終のコア電圧（1V等）へ降圧する。降圧比を2段に分担させることで、各段を得意な領域で動かせます。

中間バスアーキテクチャ(IBA)の2段構成

  48V/24V 入力
    │
  ┌─┴──────────┐  IBC(中間バスコンバータ)
  │ 48V → 12V   │  …固定比に近い高効率変換。絶縁を担う場合も
  └─┬──────────┘
    │  中間バス 12V（基板上を配電、電流は1V系の1/12）
    ├──────────┬──────────┬──────────
  ┌─┴──┐    ┌─┴──┐    ┌─┴──┐
  │PoL │    │PoL │    │PoL │   各負荷の直近に分散配置
  │12→1V│    │12→1.8│    │12→0.9│
  └─┬──┘    └─┬──┘    └─┬──┘
  CPUコア    DDR        SoC各ドメイン

IBCには大きく2系統あります。緩く制御する準安定（semi-regulated）型と、変換比をほぼ固定にした未制御（unregulated, fixed-ratio）型です。後者は「DCトランス（DCX）」とも呼ばれ、出力電圧を能動的に制御せず、ほぼ巻数比どおりに変換することで制御回路の損失を省き、95%超の高効率を狙えます。最終的な電圧精度はPoL側が担うため、IBCは精度を捨てて効率に振れるわけです。絶縁が必要なシステムではIBC段に絶縁を集約し、PoLは非絶縁にできます。絶縁変換の原理は /power/dcdc-topology-map/ の系統で整理できます。

集中給電・分散給電・IBA の比較

給電アーキテクチャは大きく3つに整理できます。1か所で全電圧を作る集中給電、各電圧を負荷ごとに分散配置する分散給電（PoL散在）、その中間で中間バスを介するIBAです。

集中給電が成立するのは、電圧が高く電流が小さい領域に限られます。電圧が下がり電流が上がるほど、配電区間の I の2乗 × R 損と I × R 電圧降下が支配的になり、ある点で物理的に破綻します。これが低電圧大電流時代に分散給電とIBAが標準化した根本理由です。一方で分散の代償は、コンバータ点数の増加、複数電源の起動順序（パワーシーケンス）制御、基板面積の消費です。

設計判断 ── 配電損失と過渡応答で決める

分散か集中か、中間バスを何ボルトにするかは、感覚ではなく次の3つの定量軸で判断します。

• 配電損失（I の2乗 × R）: 配電区間に流れる電流は 配電電力 / 配電電圧 で決まる。電圧を上げるほど電流が反比例で下がり、損失は2乗で下がる。配電距離が長く電力が大きいほど、配電電圧を上げて（＝負荷点で降圧して）損失を抑える動機が強い。
• 配電電圧降下: I × R の降下が負荷の電圧許容誤差を食う。1V系で許容誤差が数%しかない以上、配電区間に1Vを流すのは現実的でない。許容誤差の絶対値（mV）に対し配電降下が無視できる電圧まで上げて配り、負荷点で精度よく降圧する。
• 過渡応答のループ帯域: 負荷電流の急変に追従するには、電源の制御ループ帯域が十分高く、かつ電源〜負荷間の配線インダクタンスが小さい必要がある。距離が伸びるとインダクタンスが増え、いくらループを速くしても負荷点の電圧落ち込み（電圧落ち = L × 電流の変化率）を抑えられない。応答が要るほどPoLを負荷直近に置く。

配電電圧の選び方（同じ配電配線で送れる電力と損失の関係）

  配電電力 P、配電電圧 Vbus、配線抵抗 R のとき
    配電電流 Idist = P / Vbus
    配電損失      = Idist^2 × R = (P / Vbus)^2 × R
    → Vbus を k 倍にすると、配電損失は 1/k^2 に下がる

  判断の順序:
    1) 負荷の電圧許容誤差(mV)に対し I×R 降下が無害になる配電電圧を選ぶ
    2) その電圧で I^2R 損が許容内か検証（足りなければ更に上げる）
    3) 過渡が厳しい負荷はPoLを直近化し、配線インダクタンスを最小化

まとめ

• **PoL（Point of Load）**は負荷の真横に降圧コンバータを置く配置思想。長い配線には高電圧を流して電流を抑え、低電圧は短距離だけ流すことで、配電損失（I の2乗 × R）と過渡時の電圧落ち込み（L が支配）を同時に潰す。
• **中間バスアーキテクチャ（IBA）**はIBCが48V等を12V前後の中間バスへ一括変換し、各負荷直近のPoLが最終降圧する2段構成。降圧比を分担し、各段を得意領域で動かせる。IBCは精度を捨てて高効率に振る未制御型（DCX）が広く使われる。
• 集中給電は高電圧小電流の領域でのみ成立し、低電圧大電流では配電損失と電圧降下で破綻する。これが分散給電・IBA標準化の根本理由。
• 設計判断の軸は 配電損失（I の2乗 × R）／配電電圧降下（I × R）／過渡応答のループ帯域と配線インダクタンス の3つ。電圧許容誤差に対し降下が無害になる配電電圧を選び、損失を検証し、過渡が厳しい負荷はPoLを直近化する。
• IBAの総効率は 各段効率の積 であり、効率の絶対値ではなく配電損失と過渡応答という別制約を解くために選ばれる点に注意。
• 降圧トポロジは /power/dcdc-topology-map/、配電電圧と銅損の論理は /power/hvdc-48v-datacenter/、配線の過渡は /power/rlc-transient-response/、オンチップ給電網は /semiconductor/power-delivery-network/ を参照。