電圧レギュレータの基礎：リニア（LDO）とスイッチングの選択

「電圧差を熱で捨てる」か「スイッチで作り直す」か

一定電圧を作る回路には大きく2系統あります。リニアレギュレータ（代表が低ドロップアウト型＝LDO）とスイッチングレギュレータです。両者は同じ「Vin を安定な Vout に変換する」目的を持ちながら、効率・ノイズ・コストの性質が正反対で、選択を誤ると発熱や雑音で設計が破綻します。本稿は LDO の効率限界とドロップアウト電圧、PSRR・出力ノイズ・負荷過渡という実務指標、そしてスイッチングとの使い分け、最後に両者を組み合わせる定番構成までを原理から詰めます。スイッチング側の動作原理は /power/smps-principles/、降圧の数理は /power/buck-converter-analysis/ を前提とします。

リニアレギュレータの本質は 可変抵抗 です。Vin と Vout のあいだに直列に入れたトランジスタ（パストランジスタ、シリーズパス素子）を、誤差増幅器が連続的に絞り、出力が基準電圧どおりになるよう抵抗値を動的に調整します。スイッチのようにオン・オフせず、常に線形（リニア）動作領域で電圧降下を負担するのが名前の由来です。

リニア（シリーズパス型）の構造:
  Vin ──[パストランジスタ：可変抵抗]── Vout ──負荷
                  ↑ ゲート/ベース
            [誤差増幅器] ← Vref と Vout の分圧を比較

  パス素子の電圧降下 Vdrop = Vin − Vout を「熱」として捨てて
  出力を Vref で決まる一定値に保つ。

効率の上限は Vout/Vin で決まる

リニアの効率を決めるのは単純な事実です。パストランジスタを流れる電流は、出力電流とほぼ等しい（自身の消費＝静止電流 Iq を除く）。つまり入力電流 ≈ 出力電流であり、入力電力 Vin×Iout に対して出力電力は Vout×Iout。両者の比がそのまま効率になります。

リニアレギュレータの効率（Iq を無視した上限）:
  η = Pout / Pin = (Vout × Iout) / (Vin × Iout) = Vout / Vin

  例: 5V → 3.3V なら η ≈ 66%（残り34%は熱）
      12V → 3.3V なら η ≈ 28%（72%が熱！）

  捨てる電力 = (Vin − Vout) × Iout

ここが核心です。リニアの効率は回路の良し悪しではなく 入出力の電圧比だけで上限が決まり、降圧幅が大きいほど急激に悪化します。12V から 3.3V を 1A 取り出すと、(12−3.3)×1 ≈ 8.7W がパストランジスタ1個で熱になります。これは小さな放熱なしには扱えない発熱で、熱設計の検討は /power/power-thermal-design/ に直結します。逆に 5V→3.3V のような 降圧幅が小さい用途ではリニアでも実用効率 が出ます。

PSRR・出力ノイズ・負荷過渡 ── リニアが選ばれる3つの理由

効率で不利なリニアがなお多用されるのは、出力品質 が圧倒的に良いからです。判断軸は次の3つです。

PSRR（電源電圧変動除去比, Power Supply Rejection Ratio） は、入力側のリプル・ノイズが出力にどれだけ漏れずに済むかをdBで表す指標です。誤差増幅器が Vin の変動を打ち消すよう連続補正するため、リニアは入力リプルを大きく減衰させます。ただし PSRR は周波数依存で、ループ利得が落ちる高周波（数百kHz以上）では悪化します。

出力ノイズ は、レギュレータ自身が発生する雑音（主に基準電圧とパス素子の熱雑音）。スイッチングが原理的にスイッチング周波数のリプルを出すのに対し、リニアはスイッチングしないため 本質的に低ノイズ です。ADC基準・PLL・RF局部発振など、電源雑音が直接性能に乗る回路でリニアが好まれる理由がこれです。

負荷過渡応答 は、負荷電流が急変したときに出力電圧がどれだけ跳ね、どれだけ速く整定するか。リニアは制御ループの帯域が広く（スイッチング周波数の制約を受けない）、過渡応答が速い傾向があります。

注意点として、上の表の「効率」は典型値です。降圧幅が小さければリニアでも高効率になり、逆に軽負荷ではスイッチングのスイッチング損が相対的に効いて効率が落ちる領域もあります。

使い分けの基本判断 ── スイッチング後段にLDOを置く

ここまでを設計判断に落とすと、軸は 降圧幅・電流・ノイズ要求 の3つです。降圧幅が小さく低電流（数百mA以下）で低ノイズが欲しければリニア。降圧幅が大きい、または大電流で効率と発熱が問題ならスイッチング。そして両者の長所を取る定番が 2段構成 です。

ノイズ敏感な負荷向けの定番2段構成:

  12V ──[スイッチング降圧]── 3.6V（効率90%超で大まかに作る）
                              │ ← ここにはスイッチングリプルが乗る
       ──[LDO]── 3.3V（PSRR でリプルを除去、低ノイズ化）
                 │
              ADC基準 / RF / PLL など雑音敏感な負荷

この構成が効くのは、各段が自分の得意分野だけを担うからです。スイッチング段が大降圧の効率を稼ぎ（熱を作らない）、LDO 段は Vin−Vout の差を小さく取れる（3.6V→3.3V なら差0.3V）ためリニアの効率不利が最小化されつつ、PSRR でスイッチングリプルを叩き落とします。LDO のドロップアウト電圧 Vdo を割らない範囲で、前段の出力をできるだけ Vout に近づけるのが効率と除去性能の両立点です。

まとめ

• リニア（LDO）は パストランジスタを可変抵抗として Vin−Vout を熱で捨てる 方式で、効率の上限は η = Vout/Vin。降圧幅が大きいほど発熱が増え不利。
• ドロップアウト電圧 Vdo は安定化を保てる Vin−Vout の最小値で、LDO はこれを数十〜数百mVに抑えた型。Vdo を割ると安定化が破綻する。
• リニアは PSRR が高く・出力ノイズが低く・負荷過渡が速い。スイッチングは効率が電圧比に依存せず高く昇圧もできるが、スイッチング周波数のリプル・EMIを出す。
• 実務の定番は スイッチングで大降圧 → 後段LDOでリプル除去 の2段。LDOの Vin−Vout を小さく取れば効率不利を抑えつつ低ノイズ化できる。
• スイッチングの原理は /power/smps-principles/、降圧の数理は /power/buck-converter-analysis/、トポロジー全体像は /power/dcdc-topology-map/ を参照。