待機電力とバーストモード：軽負荷効率を稼ぐ制御

軽負荷で効率が落ちる ── なぜ間欠化するのか

スイッチング電源（SMPS）の効率は負荷率の山型関数で、軽負荷ではスイッチング損や制御回路の消費といった 固定損 が出力に対して相対的に大きくなり効率が崩れます。この山型の素性は /power/efficiency-curve-80plus/ で扱った通りです。本稿は、その軽負荷域で効率を稼ぐための代表的な制御 ── スイッチングを間欠化する バーストモード / スキップモード / パルススキッピング ── を原理から追い、待機電力規制（ErP / 1W）との関係、そして引き換えに生じる出力リプルと可聴ノイズのトレードオフ、さらに見落とされがちな X-cap 放電の損失まで一本につなげます。

固定損の正体を時間軸で捉えるのが鍵です。スイッチング損は1回のオン/オフ遷移ごとに一定エネルギーが熱になり、ゲート駆動も1サイクルごとにゲート電荷を充放電して捨てます。

スイッチング起因の損失（1秒あたり）:
  P_sw    ≈ E_sw  × f_sw      … 遷移損: 1回の遷移エネルギー × スイッチング周波数
  P_gate  ≈ Qg×Vdrv × f_sw    … ゲート駆動損: ゲート電荷を毎サイクル捨てる
  → どちらも f_sw（単位時間のスイッチ回数）に比例する

  固定周波数PWMのまま負荷を下げると:
    出力 Pout は減るのに f_sw は一定 → P_sw/Pout が跳ね上がる
    → 軽負荷で効率が崩れる根本原因

ここから処方箋は自明です。軽負荷では単位時間あたりのスイッチ回数そのものを減らせばよい。連続でスイッチングする代わりに、必要なときだけ数発打って休む ── これが間欠化の発想です。

三つの間欠化 ── スキップ・パルススキッピング・バースト

「間欠化」は実装の粒度で呼び分けられます。混同されやすいので整理します。

中核はバーストモードです。動作はヒステリシス制御に近く、フィードバックが「電圧が下限まで垂れた」と判断すると数発スイッチングして出力コンデンサを充電し、上限に達したらスイッチングを完全に止めて休みます。

バーストモードの1サイクル:
  1. スリープ: スイッチング停止。出力Cが負荷へ放電し電圧が垂れる
  2. ウェイク: Voutがヒステリシス下限Vth_lowを割る → 起動
  3. バースト: 数パルス打って出力Cを充電し電圧を持ち上げる
  4. Voutが上限Vth_highに達したら再びスリープへ
  繰り返し周波数 f_burst（束の繰り返し）は f_sw とは別物。
  負荷が軽いほど休止が長くなり f_burst は下がる。

なぜこれが効くか。休止区間ではスイッチングが完全に止まるので P_sw も P_gate もゼロになり、さらに制御ICを低消費のスリープへ落とせます。固定損を 時間平均で薄める わけです。デューティ下限が無いPWMでは軽負荷でオン時間が極小（数十ns）になり、最小オン時間の制約や遷移損の比率悪化で破綻しますが、間欠化はオン時間を実用域に保ったまま平均周波数だけ下げられる点が本質的に優れています。電流モード制御のピーク電流リミットとの関係は /power/voltage-vs-current-mode-control/ を、その軽負荷でのスイッチング損の素過程は /power/mosfet-switching-physics/ を参照してください。

待機電力規制 ── ErP と「1W」がバーストを必須にした

バーストモードが普及した最大の駆動力は規制です。EUの ErP（エネルギー関連製品）指令の待機電力要件、いわゆる 1W規制（後年さらに 0.5W へ強化） は、機器の無負荷・待機状態の消費電力に上限を課します。AC アダプタや内蔵電源は、負荷ゼロでも自分が消費する電力をこの枠に収めねばなりません。

無負荷時に電源が食う電力の内訳（待機電力の敵）:
  ・1次側の起動抵抗・ブリーダ電流（常時流れる）
  ・制御ICの自己消費（スリープ電流）
  ・トランスの励磁電流とコア損（鳴っていれば損も出る）
  ・X-cap放電抵抗の常時損（後述。意外に効く）
  ・無負荷でも回り続けるスイッチング損 ← バーストで叩く

無負荷でもPWMを止められない固定周波数制御では、スイッチング損が消えずに待機電力を押し上げます。バーストモードなら無負荷時はほとんどの時間スリープしているため、平均入力電力を数十mWオーダーまで落とせます。フライバックは AC アダプタや補助電源の定番で、まさにこの軽負荷・待機重視の領域で使われます（原理は /power/flyback-converter-analysis/）。

代償 ── 出力リプルと可聴ノイズのトレードオフ

間欠化はただ得をするわけではありません。スイッチングを休む間、出力コンデンサが単独で負荷へ放電するため、バーストの繰り返しに同期した低周波の出力リプル が必ず増えます。連続スイッチング時のリプルは数百kHz以上の高い基本周波数でしたが、バーストリプルはその束の繰り返し周波数 f_burst で現れます。

バーストリプルの大きさ（概算）:
  ΔVout ≈ ΔQ / Cout = (Iout × T_sleep) / Cout
    T_sleep … 1サイクルの休止時間（負荷が軽いほど長い）
  → ヒステリシス幅(Vth_high − Vth_low)が大きいほどリプルも大きい
  ESR成分も乗る: バースト開始の電流段差 × ESR の電圧跳ね

リプルの周波数 f_burst こそが、もう一つの代償 ── 可聴ノイズ（コイル鳴き） の正体です。f_burst が可聴帯域（おおむね20Hz〜20kHz）に入ると、トランスやインダクタの巻線・コアが磁歪と電磁力で機械的に振動し、セラミックコンデンサも圧電効果で鳴きます。固定周波数PWMの数百kHzは可聴帯の外でしたが、バーストの繰り返しは軽負荷で容易に可聴帯へ落ちてきます。

要点は、f_burst を可聴帯の 上（20kHz超）へ追い出すか 下（20Hz未満）へ沈めるかの二択で、設計はたいてい上へ押し上げる方を採ります。ヒステリシス幅を広げれば1束で運ぶエネルギーが増えて f_burst が上がりますが、その分だけ出力リプルが膨らむ ── ここが 「軽負荷効率（休止を長く）」「低リプル（ヒステリシス幅を狭く）」「可聴ノイズ回避（f_burstを帯域外へ）」の三つ巴のトレードオフ です。出力コンデンサのESR/ESLがリプル波高をどう作るかは /power/output-capacitor-esr-esl/ に詳しくあります。

X-cap ディスチャージ ── 待機電力の隠れた常時損

待機電力を詰める段で必ずぶつかるのが X コンデンサの放電です。AC 入力のライン間（L-N間）には EMI 対策の X コンデンサ（X-cap） が入りますが、安全規格（IEC 62368-1 等）は、プラグを抜いた後にこの X-cap が保持する電荷を一定時間内に安全電圧まで放電することを要求します。EMI フィルタにおける X-cap の役割そのものは /power/emi-filter-design/ を参照してください。

古典的な放電抵抗の問題:
  X-cap と並列に放電抵抗 R_bleed を常時接続
  → プラグを抜けば R×C で放電（安全）
  しかし通電中も R_bleed には常にライン電圧がかかり続ける
    P_bleed = Vac二乗 / R_bleed が「24時間365日」消費される
  例: 230Vで数百kΩなら 0.1〜0.3W 級 → 1W枠を一人で圧迫

放電抵抗を大きくすれば常時損は減りますが、R×C の時定数が伸びて規定時間内に放電し切れず安全規格を満たせません。安全（速い放電）と待機電力（小さい常時損）が真っ向から相反する わけです。

この相反を解くのが 能動X-cap放電IC です。通電中はラインの交流が来ていることを検知して放電経路を高インピーダンスに保ち、ほとんど電流を流しません。プラグが抜けて交流が消えたことを検出した瞬間にだけ内部スイッチを閉じ、X-cap を能動的に急速放電します。

能動放電ICの考え方:
  通電中:  AC波形を監視 → 放電パスOFF（常時損ほぼゼロ）
  抜去検出: 半サイクル分のゼロクロスが来ない等で判定
            → スイッチON、X-capを規定時間内に放電
  効果: 安全規格を満たしつつ待機時の常時損を mW未満へ

まとめ

• バースト/スキップ/パルススキッピングは軽負荷でスイッチングを間欠化する制御。スイッチング損・ゲート駆動損は f_sw に比例するため、平均周波数を下げて固定損を時間平均で削り、軽負荷効率と待機電力を改善する。
• DCM→PFM→バーストは軽負荷効率を守る連続したギアダウン。バーストはヒステリシス制御で「数発打って休む」動作をし、休止中はスイッチング損ゼロ＋ICスリープでほぼ無消費。
• ErP / 1W規制は無負荷・待機の消費電力（W）を規制する。効率（%）では測れない軸で、無負荷でPWMを止められない固定周波数制御は不利。バーストで平均入力を数十mWへ落とす。
• 代償は出力リプル増大と可聴ノイズ。バーストリプルは束の繰り返し周波数 f_burst で現れ、それが可聴帯（20Hz〜20kHz）に入るとコイル鳴きになる。ヒステリシス幅と最小オン時間で f_burst を帯域外へ追い出すが、リプルと効率の三つ巴になる。
• X-cap放電は待機電力の隠れた常時損。安全規格の速い放電と小さい常時損は相反し、AC通電を検出してプラグ抜去時だけ放電する能動放電ICで両立する。
• 関連原理は /power/efficiency-curve-80plus/、/power/mosfet-switching-physics/、/power/flyback-converter-analysis/、/power/output-capacitor-esr-esl/、/power/emi-filter-design/ を参照。