出力コンデンサとESR/ESL：リプルとトランジェント応答

出力コンデンサは「理想C」ではない

降圧コンバータの出力リプルが容量に反比例して下がる、という理解は /power/buck-converter-analysis/ で導いた ΔVout = ΔIL/(8·C·fsw) を理想コンデンサに適用したものでした。しかし実機で容量を増やしてもリプルが頭打ちになる、あるいは負荷を急に重くした瞬間に出力がストンと落ち込む——これらは理想Cでは説明できません。原因は、実コンデンサが容量Cに加えて 等価直列抵抗（ESR） と 等価直列インダクタンス（ESL） を直列に持つからです。

実コンデンサの簡易等価回路（直列RLC）:
  端子 ──[ESL]──[ESR]──[ C ]── 端子

  インピーダンスの大きさ |Z(f)|:
    低域  : 1/(2π·f·C)   …… 容量性（−20dB/dec で低下）
    自己共振: f0 = 1/(2π·√(ESL·C)) で |Z|=ESR の谷
    高域  : 2π·f·ESL     …… 誘導性（+20dB/dec で上昇）

この直列RLCの周波数特性こそが部品選定の核心です。低い周波数では容量が効き、自己共振周波数 f0 で |Z|=ESR の最小値（谷）を取り、それより高い帯域ではESLが支配して誘導性に転じます。土台となる直列RLCの振る舞いは /power/rlc-transient-response/ と同じ枠組みです。

出力リプルの3成分 ── 容量性・ESR性・ESL性

出力リプルは単一の式ではなく、3つの起源を持つ電圧変動の重ね合わせです。降圧の三角波リプル電流 ΔIL が各成分に分かれて現れます。

(1) 容量性リプル（電荷の出入り）:
    ΔV_C  = ΔIL / (8·C·fsw)        理想項。fsw・C で下がる

(2) ESR性リプル（抵抗降下）:
    ΔV_ESR ≈ ΔIL × ESR             三角波電流がESRを流れるだけで発生

(3) ESL性リプル（スイッチ瞬間のスパイク）:
    ΔV_ESL ≈ ESL × (di/dt)          電流の折れ点で鋭いスパイク

  総リプル ≒ 三成分の合成（位相がずれるため単純な算術和ではない）

容量性項は容量と周波数で素直に下がりますが、ESR性項は Cを増やしても下がらず、ESRを下げる以外に手がありません。だから高性能な出力では容量よりESRを重視します。さらに同期整流MOSFETが切り替わる瞬間は電流の傾き di/dt が非常に急で、ESLにわずかでも電圧 ESL×(di/dt) が立ち、リプル波形の角に 鋭いスパイク として乗ります。観測波形の「なだらかな三角」がESR性、「ヒゲ状のスパイク」がESL性、と切り分けられます。

負荷過渡のアンダーシュート ── 二段で落ちる

リプルが定常時の話なら、トランジェント応答は負荷電流が急変したときの話です。負荷が ΔI だけ急増した瞬間、インダクタ電流はすぐには追従できません（/power/rlc-transient-response/ の「インダクタ電流は瞬時に変化できない」原則）。その差分をすべて出力コンデンサが肩代わりするため、出力電圧が落ち込みます。この落ち込みは二段構造になります。

負荷ステップ ΔI に対するアンダーシュート:

  第1段（瞬時）: ΔV1 ≈ ΔI × ESR
      ……負荷電流がコンデンサのESRを流れ、抵抗降下が即座に出る

  第2段（補充期間）: ΔV2 ≈ (ΔI)² × L_out / (2·C·(Vin − Vout))
      ……インダクタ電流が ΔI まで立ち上がる間、
         不足電荷をCが供給し続けて生じる谷
      （電流の立ち上がり傾き di/dt = (Vin−Vout)/L_out で律速）

  総アンダーシュート ≈ ΔV1 + ΔV2

第1段はESRによる 瞬時の段差 で、ESRが大きいほど深くなります。第2段は、制御ループがデューティを上げてインダクタ電流を新しい負荷値まで増やすまでの過渡で、その間コンデンサが放電し続けて生じる 谷 です。第2段の深さは出力インダクタ L_out が大きいほど（電流の立ち上がりが遅いほど）、容量Cが小さいほど深くなります。だから高速トランジェントには「Cを増やす」「ESRを下げる」「L_out を下げる」「ループ帯域を上げる」が効きます。制御ループ側の帯域とトランジェントの関係は /power/pwm-feedback-control/ を参照してください。

誘電体ごとの素性 ── 容量・温度・DCバイアス

コンデンサの種類ごとに容量・ESR・ESL・電圧温度特性が大きく異なります。とくに見落としやすいのが MLCC（高誘電率系）のDCバイアス特性 です。

高誘電率系MLCC（X7R/X5Rなど）は強誘電体を使うため、印加直流電圧が高いほど誘電率が下がり、実効容量が定格の数分の一まで落ちる ことがあります。たとえば「10μF/6.3V」品に5Vを掛けると実効2〜3μFしか残らない、という事態が普通に起きます。温度でも実効容量が変動し（X7R/X5Rとも規定範囲で±15%程度）、上限温度はX5Rが+85℃、X7Rが+125℃と異なります。データシートの定格容量ではなく、動作電圧・動作温度でのDCバイアスカーブ上の実効容量 で設計するのが鉄則です。

複数種併用のデカップリングネットワーク

単一のコンデンサで全帯域をカバーするのは不可能です。低周波はESR/ESLが大きくても容量で、高周波は容量が小さくても低ESLのMLCCで——というように 帯域を分担 させるのが多種併用（マルチティア・デカップリング）の発想です。各部品の |Z(f)| 谷を周波数軸上にずらして並べ、全体として広帯域で低い |Z| を作ります。

帯域分担の典型構成（出力〜負荷へ向かう順）:

  バルク層 : アルミ電解 / ポリマー電解
            → 大容量。低周波リプルと
              トランジェント第2段の電荷供給を担当

  中間層  : 数μF級 MLCC（X7R, 複数並列）
            → 数百kHz〜数MHzのスイッチング高調波を吸収

  高周波層 : 0.1μF級 MLCC（負荷直近に多数並列）
            → di/dt スパイクとESLを下げる。
              並列nで実効ESR・ESLが 1/n

各層のコンデンサは自己共振点 f0 が異なるため、合成 |Z| はそれぞれの谷をつないだ低インピーダンスの帯になります。ただし注意すべきは 反共振（アンチレゾナンス） です。

まとめ

• 実コンデンサは C・ESR・ESL の直列RLCで、|Z| は自己共振 f0=1/(2π·√(ESL·C)) で最小（=ESR）を取り、それより高域は誘導性に転じてデカップリング能力を失う。
• 出力リプルは 容量性 ΔIL/(8C·fsw)・ESR性 ΔIL×ESR・ESL性 ESL×(di/dt) の3成分で、実機の多くはESR項とスイッチ瞬間のESLスパイクが支配する。
• 負荷過渡のアンダーシュートは ESR×ΔI の瞬時段差 と、インダクタが追従するまでコンデンサが放電する 二段目の谷 の合成。C増・ESR減・L_out減・ループ帯域増が効く。
• MLCC高誘電率系は DCバイアスと温度で実効容量が大幅に減る ため、動作条件での実効容量で設計する。電解は容量大だが低温でESR悪化、C0G/NP0は安定だが小容量。
• 単一部品で全帯域は無理なので、バルク（電解/ポリマー）＋中間/高周波MLCCの 多種併用 で帯域を分担し、反共振にはESRダンプ を効かせる。前提は /power/buck-converter-analysis/・/power/rlc-transient-response/、制御側は /power/pwm-feedback-control/ を参照。