IGBTの構造と動作原理：MOSFETとバイポーラの複合素子

IGBTは何を解決したのか ── MOSFETの抵抗の壁

パワーMOSFET（/power/mosfet-switching-physics/）は、耐圧を上げるほどオン抵抗 Ron がおよそ耐圧の2.5乗で急増するというシリコン限界を抱えています。数百ボルト以上の高耐圧品では、電圧を支えるドリフト層を厚く低濃度にせざるを得ず、この抵抗だけで導通損失が膨大になります。

IGBT（Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ）は、この壁を素子の動作原理そのものを変えることで突破しました。MOSFETの「多数キャリアだけのユニポーラ動作」をやめ、ドリフト層に少数キャリアを注入して抵抗を能動的に下げる ── これが伝導度変調です。結果として、MOSFETならオン抵抗で大きな電圧降下が出る高耐圧領域でも、IGBTは数百ボルト級でオン電圧2ボルト前後に抑えます。

構造断面 ── MOSFETの下にP層を1枚足しただけ

IGBTの構造は、縦型パワーMOSFETのドレイン側にP+層を1枚追加したものとして理解するのが最も速い道です。この1枚が動作を根本から変えます。

IGBT（縦型・パンチスルー型）の断面イメージ
上から下へ電流が縦に流れる

  ┌──────── ゲート(絶縁ゲート, MOSと同じ) ──────┐
  │ エミッタ(Emitter)            N+   N+        │  ← MOSFET側の端子
  │ ─────────── P ベース ───────────           │
  │ ============ Nバッファ(N+) =============     │  ← パンチスルー型のみ
  │                                             │
  │           N- ドリフト層(高抵抗)             │  ← 耐圧を支える厚い低濃度層
  │                                             │
  │ ━━━━━━━━━━ P+ コレクタ層 ━━━━━━━━━━        │  ← ★ MOSにない追加層
  └──────── コレクタ(Collector) ───────────────┘

  端子名は IGBT 流：ゲート / エミッタ / コレクタ
  （MOSの ゲート / ソース / ドレイン に対応）

このP+コレクタ層と直上のN-ドリフト層、Pベースを縦に見ると、PNPバイポーラトランジスタが自然に形成されています。一方、ゲート・Pベース・N+エミッタの組はそのままNチャネルの絶縁ゲートMOSFETです。つまりIGBTは「入力段のMOSFETがPNPバイポーラのベース電流を供給する」ダーリントン的な内部構造になっています。

伝導度変調 ── なぜ低オン電圧が出るのか

オン動作を追います。ゲートに正電圧を加えるとMOSFET部にチャネルができ、エミッタから電子がN-ドリフト層へ流れ込みます。この電子流がPNPバイポーラのベース電流として働き、P+コレクタ層が順バイアスされて、今度はドリフト層へ正孔を大量に注入します。

オン時のキャリアの流れ

  エミッタ ─[電子]→ チャネル → N-ドリフト層 ┐
                                            ├→ ここで電子と正孔が共存
  コレクタ ─[正孔]→ P+から注入 → N-ドリフト層 ┘  ＝ 伝導度変調

  通常の N- ドリフト層：電子しかいない → 高抵抗（MOSと同じ）
  IGBT のオン状態     ：電子＋正孔が両方密に存在 → 実効抵抗が桁で低下

電子と正孔がドリフト層に高密度で共存すると、見かけのキャリア濃度が元のドーピング濃度をはるかに超えて上がります。抵抗はキャリア濃度に反比例するので、ドリフト層の実効抵抗が桁違いに下がる ── これが伝導度変調です。MOSFETでは触れなかったドリフト層抵抗を、IGBTは少数キャリア注入で能動的に潰しているわけです。

テール電流 ── 伝導度変調の代償

伝導度変調は導通損失を救う一方、ターンオフに重い代償を課します。オフするにはゲート電圧を抜いてMOSFETチャネルを閉じ、電子の供給を止めます。ところが、ドリフト層に注入済みの正孔（少数キャリア）はゲートでは引き抜けません。MOSFETにはこの端子がないのです。

溜まった少数キャリアは再結合で自然消滅するのを待つしかなく、その間ずっと電流が流れ続けます。これがテール電流です。

ターンオフ波形（IGBT）

  Ic │▔▔▔▔▔▔╲
     │       ╲ ← ① 急峻な落下（MOSFETチャネルが閉じる、電子分が消える）
     │        ╲___
     │            ▔▔▔──╲____ ← ② テール電流（正孔の再結合待ち、尾を引く）
     │                       ▔▔▔▔──___
     └──────────────────────────────────▶ 時間
              ↑この間 Vce は高く立ち上がり済み
              → 高 Vce × テール電流 の積が損失になる

テール電流が厄介なのは、それが流れる間すでにコレクタ-エミッタ間電圧 Vce が高く立ち上がっていることです。高い電圧と尾を引く電流の積がそのままターンオフ損失 Eoffになり、しかもこの損失はスイッチングのたびに発生するので、周波数に比例して効きます。

パンチスルー型（PT、上の断面図のNバッファ層あり）は、Nバッファで正孔注入を抑えてテール電流を短くできます。一方ノンパンチスルー型（NPT）はバッファを持たず、注入効率が低いぶんテールが穏やかで、温度特性と並列性に優れます。設計ではこのトレードオフを耐圧・周波数・並列構成に合わせて選びます。

寄生サイリスタとラッチアップ ── 止められなくなる故障

IGBTの構造には、設計者が意図しない危険な副産物が潜んでいます。断面を見ると、N+エミッタ・Pベース・N-ドリフト層・P+コレクタの4層がPNPN構造＝寄生サイリスタを成しています。

PNPN(寄生サイリスタ)の正体

  N+(エミッタ) ─ P(ベース) ─ N-(ドリフト) ─ P+(コレクタ)
   └─── NPN ───┘             └──── PNP ────┘
         この2つが内部で正帰還ループを組む

  通常：NPNがオフでループは開いている → ゲートで制御可能
  異常：Pベースの横方向抵抗 × 正孔電流 で NPN が点弧
        → サイリスタがオン自己保持（ラッチアップ）
        → ゲートを切っても電流が止まらない → 熱破壊

正常時はNPN側がオフでこのループは開いており、IGBTはゲートで素直にオン・オフできます。しかし、ターンオフ時の大きな正孔電流がPベース層の横方向抵抗を流れると、その電圧降下でN+エミッタ-Pベース接合が順バイアスされ、寄生NPNが点弧します。いったんサイリスタが自己保持に入ると、ゲート電圧を抜いても電流が止まらず、電流集中と発熱で素子が破壊されます。これがラッチアップです。

MOSFET／SiCとの棲み分け ── 耐圧・電流・周波数の三軸

IGBT・MOSFET・SiC（ワイドバンドギャップ、/semiconductor/wide-bandgap-power/）は、どれが上位という関係ではなく動作領域で棲み分けます。決め手は耐圧・電流・周波数の三つです。

要点を一行で言えば、耐圧600ボルト超かつ低周波の大電力はIGBT、中耐圧かつ高周波はMOSFET、その両方を高効率で兼ねたい高密度用途はSiCです。SiCはユニポーラながらバンドギャップが広く、薄く高濃度のドリフト層で高耐圧を支えられるため、IGBTの伝導度変調に頼らずに低オン抵抗と高周波を両立します。SiCの普及で従来IGBTが担っていた中耐圧高周波領域が侵食されつつありますが、超高耐圧・大電流かつコスト最優先の領域では依然IGBTが主役です。

まとめ

• IGBTはMOSFETゲートでPNPバイポーラを駆動する複合素子で、構造的には縦型MOSFETのドレイン側にP+コレクタ層を足したもの。これ1枚が動作を一変させる。
• 低オン電圧の正体は伝導度変調。P+層からドリフト層へ正孔を注入し、電子と共存させて実効抵抗を桁下げする。高耐圧でMOSFETが抵抗の壁に当たる領域を救う。
• 代償はテール電流。ゲートでは引き抜けない少数キャリアが再結合で消えるまで電流が尾を引き、Eoff として周波数比例で効くため実用周波数は数キロ〜20キロヘルツ級に制限される。
• 内部のPNPN寄生サイリスタがラッチアップするとゲートで止められない自己保持電流に陥る。構造設計と過電流保護の両面で防ぐ。
• 棲み分けは三軸で決まる ── 耐圧600ボルト超・低周波の大電力はIGBT、中耐圧高周波はMOSFET、高効率高密度はSiC。デバイス選定とトポロジの相性は/power/dcdc-topology-map/、放熱は/power/power-thermal-design/で詰める。