基板パワーインテグリティとPDN設計：ターゲットインピーダンス

PDN設計は「全周波数でインピーダンスを抑える」問題

デジタル IC はクロックごとに大量のトランジスタを同時にスイッチし、消費電流が数ナノ秒で大きく変動します。この急峻な電流変化 ΔI が電源分配網（PDN: Power Distribution Network）のインピーダンス Z を通ると、オームの法則どおり電圧降下 ΔV = Z × ΔI が生じます。これが電源電圧をふらつかせ、論理しきい値マージンを食いつぶし、ジッタや誤動作の原因になります。

PDN とは、電源（VRM: Voltage Regulator Module、典型的にはスイッチング電源）から基板の電源プレーン・ビア・パッケージを経て IC のパッドに至る、電力を配る経路全体を指します。設計目標は単純で、この経路のインピーダンスを、IC が許す電圧変動の範囲に収まるよう十分低く保つ こと。チップ内部（オンダイ）の PDN は半導体側の領域なので本稿では扱わず、基板からパッケージまでの実装側に絞ります。電圧・電流・抵抗の基礎関係は /power/circuit-fundamentals/ を前提とします。

ここで効いてくるのが、ΔI は単一周波数ではなく 広帯域 だという点です。直流付近の負荷変動から、クロック基本波・高調波の数百 MHz まで、あらゆる周波数成分を含みます。したがって PDN は「ある1点」ではなく DC から数百 MHz までの全帯域でインピーダンスを低く保つ 必要があります。交流でのインピーダンスの考え方（複素数・位相）は /power/ac-impedance-phasor/ を土台にします。

ターゲットインピーダンス Zt ── 設計の物差し

PDN 設計を一本の数値目標に落とし込むのが ターゲットインピーダンス です。許容できる電源電圧変動 ΔV と、想定される最大の過渡電流 ΔI から定義されます。

ターゲットインピーダンス:
  Zt = ΔV / ΔI = (Vdd × リップル許容率) / ΔI

例: Vdd = 1.0V, リップル許容 5%（=50mV）, 過渡電流 ΔI = 10A
  Zt = 0.05V / 10A = 5 mΩ

設計条件:  |Z_PDN(f)| ≤ Zt  （DCから関心帯域の上限まで全周波数で）

この Zt 以下にインピーダンスの周波数特性 |Z(f)| を 平坦に押さえ込む のが PDN 設計の本質です。Vdd が下がり ΔI が増える現代の高性能 IC では Zt がミリオーム級まで小さくなり、達成が年々難しくなっています。

周波数帯ごとに役割が分かれる ── 誰がインピーダンスを担うか

DC から数百 MHz までを1つの素子で賄うことはできません。周波数帯ごとに 異なる供給源 が低インピーダンスを担います。低い周波数ほど大きな部品（応答は遅いが容量大）、高い周波数ほど IC に近い小さな部品が受け持つ、という分業構造です。

VRM はあくまで DC を作る装置で、帰還ループの制御帯域（典型的には数十〜数百 kHz）を超えた速い変動には追従できません。VRM の動作原理は /power/smps-principles/ を参照してください。制御帯域より速い過渡は、コンデンサに蓄えた電荷をその場で吐き出す ことで埋めます。これがデカップリング（バイパス）コンデンサの役割です。周波数が上がるほど、電荷の供給源は IC に物理的に近くなければ間に合いません。

実装インダクタンスが上限周波数を決める ── 自己共振

ここが PDN 設計で最も誤解されやすい点です。「容量を増やせば高い周波数まで効く」のは誤りで、コンデンサが効く上限周波数は容量ではなく実装インダクタンスで決まります。実コンデンサは理想容量 C だけでなく、等価直列抵抗 ESR（R）と等価直列インダクタンス ESL（L）を直列に持つ RLC 素子です。さらに基板側のパッド・ビア・配線のループインダクタンスが ESL に加算されます。

実コンデンサのインピーダンス（直列RLCモデル）:
  |Z(f)| = √( ESR² + (2πf·L_total − 1/(2πf·C))² )

  低域: 容量性  → 1/(2πf·C) が支配（周波数とともに低下）
  中央: 抵抗性  → 容量リアクタンスと誘導リアクタンスが相殺し |Z| = ESR（最小）
  高域: 誘導性  → 2πf·L_total が支配（周波数とともに上昇）

自己共振周波数（SRF: Self-Resonant Frequency）:
  fsrf = 1 / ( 2π·√(L_total · C) )

SRF より下では容量性、上では誘導性に転じます。つまり SRF を超えるとそのコンデンサはもはやデカップリングとして働かず、ただのインダクタになります。SRF は L_total と C の積で決まるので、容量が大きい部品ほど SRF は低く、高周波では効きません。逆に高周波を担わせるには、容量を増やすのではなく L_total を下げる——すなわち小型パッケージ・短ビア・IC 直下配置で実装インダクタンスを削るのが正攻法です。この直列 RLC が共振を持つ仕組みは /power/rlc-transient-response/ の固有周波数の議論と同じ物理です。

アンチレゾナンス ── 並列にすると現れる落とし穴

複数の容量帯を並列にするのは、各帯域を別々のコンデンサで埋めるためです。ところが、SRF の異なる2種のコンデンサを並列にすると、両者の間にインピーダンスが跳ね上がる山が生じます。これが アンチレゾナンス（反共振） です。

仕組みはこうです。低い周波数で SRF を持つ大容量側は、その SRF を超えると 誘導性（L として振る舞う） になります。一方、高い周波数で SRF を持つ小容量側は、その SRF より下では 容量性（C として振る舞う） です。両者が並列に存在する中間の周波数帯では、「大容量側の L」と「小容量側の C」が LC 並列共振回路 を形成します。LC 並列共振はその共振周波数でインピーダンスが極大になる回路なので、ちょうど2つの SRF の間でインピーダンスのピークが立ち上がります。

アンチレゾナンスの直感:
  大容量C1（SRF低）─┐         ┌─ 小容量C2（SRF高）
                    並列接続
  f が C1 のSRFと C2 のSRFの中間にあるとき:
    C1 → 既にSRFを超え「誘導性（L1相当）」
    C2 → まだSRF未満で「容量性（C2相当）」
    L1 と C2 が並列LC共振 → そこで |Z| が極大（=ピーク）

  抑える方向:
    ・SRFが連続するよう容量値を細かく刻む（容量の比を詰める）
    ・ESRを過小にしない（適度な損失がピークのQを下げる）
    ・各コンデンサの実装インダクタンスを下げ共振Qを抑える

アンチレゾナンスのピークが Zt を超えると、その周波数で IC が大きな電流を引いた瞬間に電圧が許容を割り込みます。対策は 共振の Q（鋭さ）を下げる ことに尽きます。具体的には、容量値を一気に飛ばさず段階的に並べて SRF を連続させる、適度な ESR を残してピークを鈍らせる（ESR が低すぎる高 Q のコンデンサだけを並べるとピークが鋭くなる）、各コンデンサの実装インダクタンスを下げる、の3点が要です。

電源・グラウンドプレーンの平面共振

デカップリングコンデンサだけでなく、電源プレーンとグラウンドプレーンのペア自体が 平面共振（プレーン共振） を持ちます。2枚の導体板は分布定数の平行平板であり、基板寸法で決まる周波数（多くは数百 MHz 以上）で定在波を立て、特定の場所・周波数でインピーダンスが極大になります。プレーン端での反射が定在波の腹を作るため、IC を腹の位置に置くと給電が不安定になります。

対策は、プレーン間隔を狭くして単位面積容量を増やす（薄い誘電体層）、適切な箇所に小容量コンデンサを散らして共振を抑える、必要なら損失材で Q を下げる、などです。プレーン共振は高周波帯で効くため、その帯域を担う IC 直下の小容量実装と合わせて考えます。

まとめ

• PDN 設計は ターゲットインピーダンス Zt = ΔV / ΔI 以下に、DC から数百 MHz の全帯域でインピーダンスを平坦に抑える問題に帰着する。Vdd が下がり ΔI が増えるほど Zt はミリオーム級になり難度が上がる。
• 周波数帯ごとに供給源が分業する。低域は VRM（制御帯域まで）、中域は バルク／セラミックコンデンサ、高域は IC 直下の小容量 が担う。
• コンデンサの有効上限は容量ではなく 実装インダクタンス（ESL＋配線ループ） が決める。自己共振周波数 SRF を境に誘導性へ転じ、それ以上では効かない。高周波は小型・短ビア・IC 直下で L_total を削って稼ぐ。
• 異なる SRF のコンデンサを並列にすると、片方の L ともう片方の C が LC 並列共振（アンチレゾナンス） を作りインピーダンスが跳ね上がる。容量値を段階的に刻み、適度な ESR でピークの Q を下げて谷を埋める。
• 電源・グラウンドプレーンのペアは 平面共振 を持つため、プレーン間隔・コンデンサ散布・損失で抑える。前提は /power/circuit-fundamentals/・/power/ac-impedance-phasor/、共振の物理は /power/rlc-transient-response/、上流の VRM は /power/smps-principles/ を参照。