デジタル電源制御：DPWMと適応制御・テレメトリ

なぜ電源を「デジタルで」制御するのか

従来のスイッチング電源は、誤差増幅器とコンパレータをアナログ回路で組み、補償は RC の極・零点で作ってきました（/power/pwm-feedback-control/）。これをマイコンや専用 DSP に置き換えるのが デジタル電源制御 です。出力電圧を ADC で取り込み、補償演算をソフトウェア（または論理）で行い、結果を DPWM（Digital PWM） でスイッチに渡します。

利点は係数をソフトで変えられること。負荷や入力に応じて補償特性を切り替える、立ち上げシーケンスを記述する、状態を上位へ報告する——アナログでは固定だった振る舞いを、動的に賢くできます。一方で、連続量を時間・振幅とも 量子化 することに起因する固有の落とし穴があり、ここを理解せずに移植するとアナログより性能が落ちます。

DPWMの分解能と限界サイクル発振

デジタル制御の出発点は DPWM の 時間量子化 です。デューティ比は連続値ではなく、最小の刻み（LSB）の整数倍でしか出せません。スイッチング周期 Tsw をカウンタで分割するなら、分解能ビット数 N に対してデューティ刻みは Tsw / 2^N、つまり出力電圧の刻みは概ね Vin / 2^N です。

ここで 限界サイクル発振（limit cycle oscillation） という、アナログにはない現象が問題になります。ADC の電圧量子化ステップ（無感帯）の中に、DPWM で到達できるデューティ値が一つも存在しないと、制御系は「ちょうど良い」点を表現できません。すると一段上のデューティでは出力が高すぎ、一段下では低すぎとなり、出力がターゲット付近を 周期的に上下 し続けます。

必要分解能を素直にカウンタ周波数で稼ぐと、高 N・高 Fsw では Fcounter = Fsw × 2^N が GHz 級になり非現実的です。そこで 高分解能 DPWM を使います。代表は遅延線（ディレイライン）を使う方式で、粗いカウンタの 1 刻みをさらに多数のゲート遅延セグメントで細分し、有効ビット数を増やします。マルチフェーズ構成なら各相の位相シフトを利用して実効分解能を上げる手もあります。

もう一つの常套手段が ディザ（dithering） です。隣り合う二つのデューティ値を複数周期にわたり時間平均で混ぜ、平均として中間値を作ります。例えば 4 周期のうち 1 周期だけ 1LSB 上げれば、平均で 0.25LSB の中間デューティが得られます。出力コンデンサの平滑（/power/output-capacitor-esr-esl/）が時間平均を実電圧に均してくれるため、実効分解能が上がり限界サイクルを抑えられます。代償はディザ周波数の微小リプル増です。

PID補償の離散実装 ── 双一次変換と差分方程式

アナログの補償器（典型は PI/PID や Type II/III）は連続時間の伝達関数 C(s) で記述されます。これをそのまま使うことはできず、サンプリング周期 Ts で動く 離散時間の差分方程式 に変換する必要があります。中心となるのが 双一次変換（Tustin 変換、台形近似） です。

双一次変換（s → z の写像）

  s ← (2/Ts) × (1 − z^-1) / (1 + z^-1)

  ・連続系 C(s) の s にこれを代入して C(z) を得る
  ・台形則による積分近似に相当し、左半平面が単位円内へ写る
   （連続系で安定なら離散系でも安定が保たれる写像）
  ・後退オイラー(s←(1−z^-1)/Ts)より位相誤差が小さく実用的

得られた C(z) を有理式 (b0 + b1 z^-1 + b2 z^-2) / (1 + a1 z^-1 + a2 z^-2) の形に整理すると、係数 {a1,a2,b1,b2} がそのまま実装になります。毎サンプル、誤差 e[n] を入力に次の 積和 を計算するだけです。

// 2次IIR（双二次, biquad）形式のデジタル補償器
// e[]:誤差入力, u[]:制御出力（デューティ指令）
u[n] = b0*e[n] + b1*e[n-1] + b2*e[n-2]
       - a1*u[n-1] - a2*u[n-2];
// 係数 a,b は C(s) を Tustin変換して算出・固定小数点化しておく

実装上の三つの勘所があります。第一に 遅延。ADC 変換時間と演算時間の合計が無駄時間（むだ時間）となり、ループの位相を −ω×Td だけ余分に遅らせます。これがアナログにない位相余裕の食い込みで、クロスオーバ周波数 fc を Fsw のせいぜい 1/10 前後に抑える理由になります。第二に 積分器のワインドアップ。飽和中も積分し続けると復帰が遅れるので、アンチワインドアップ（飽和時に積分を止める/巻き戻す）が要ります。第三に 数値精度。固定小数点では係数の丸めと積分器の桁あふれが限界サイクルや定常偏差を生むため、語長とスケーリングを設計段階で詰めます。

非線形・適応制御とオートチューニング

デジタルの真価は、線形 PID を超える制御を記述できる点にあります。電圧・電流モードの選択や補償の基本（/power/voltage-vs-current-mode-control/、/power/loop-compensation-bode/）はアナログと共通ですが、その上に動的な振る舞いを重ねられます。

代表例が 非線形制御による過渡応答の改善 です。負荷が急変して誤差が大きい間だけ実効ゲインを上げる（あるいは時間最適に近い軌道でデューティを飽和側に振る）ことで、平常時の安定性を犠牲にせず整定時間を縮められます。アナログでは固定の補償特性しか持てませんが、デジタルなら「誤差が小さい時の線形補償」と「大誤差時の積極制御」を条件分岐で同居させられます。

オートチューニング は、起動時にループへ既知の擾乱（正弦掃引やリレー帰還による発振）を注入し、応答からプラントの周波数特性を同定して、目標の位相余裕・クロスオーバを満たす係数を自動算出する仕組みです。これにより、出力コンデンサの ESR や容量が個体・経年でばらついても（/power/output-capacitor-esr-esl/）、各個体で一定の安定余裕を確保できます。多相 VRM（/power/multiphase-vrm-design/）では相間電流バランスの自動調整にも応用されます。

PMBusテレメトリ ── 電源の知能化

デジタル制御のもう一つの柱が テレメトリと通信 です。PMBus（Power Management Bus） は SMBus（I2C 上位互換）を物理層とする、電源管理専用のコマンド規約です。電圧・電流・温度といった監視値の読み出し、出力電圧の設定（VOUT_COMMAND）、保護しきい値や立ち上げ順序の設定、フォルト履歴の取得までを標準コマンドで行えます。

これが意味するのは、電源が「電圧を作るだけの黒箱」から、状態を報告し外部から制御できる インテリジェントな構成要素 に変わることです。データセンタでは BMC が PMBus 経由で各電源の電力・温度を常時収集し、効率の悪化や劣化の兆候を検知し、ラックの電力配分を最適化します（/power/datacenter-power-architecture/）。テレメトリで集めた実負荷データを使って相数や動作点を動的に最適化する制御も、デジタルだからこそ閉ループに組み込めます。

まとめ

• デジタル電源制御は ADC・補償演算・DPWM で構成し、係数をソフトで変えられる柔軟性を得る代わりに、時間・振幅の量子化に固有の課題を抱える。
• DPWM の分解能 が ADC 分解能より粗いと 限界サイクル発振 が起きる。回避には DPWM 分解能を ADC より細かくする必要があり、遅延線方式の高分解能 DPWM やディザで実効ビット数を稼ぐ。
• アナログの PID は 双一次変換（Tustin） で C(z) に写し、差分方程式の積和として毎サイクル実行する。ADC・演算遅れがむだ時間として位相余裕を食うため fc は Fsw の 1/10 前後に抑える。
• 非線形/適応制御・オートチューニング で動作点ごとの最適化や個体ばらつき吸収ができ、平常時の安定性を保ちつつ過渡応答を高速化できる。
• PMBus テレメトリ で電圧・電流・温度を報告し、外部から設定・監視できるため、電源が知能化し、データセンタ全体の電力最適化に組み込める。
• 関連は補償の基礎 /power/pwm-feedback-control/、制御方式の比較 /power/voltage-vs-current-mode-control/、ボード線図と補償 /power/loop-compensation-bode/ を参照。